亚微米BiCMOS工艺技术

ＢｉＣＭＯＳ是双极的速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主。因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ技术显得愈发相似。本文例举了０．８μｍ和０．５μｍ的技术论点，ＢｉＣＭＯＳ电路与ＣＭＯＳ相比，成本稍有增加，但其性能提高一倍。     

亚微米BiCMOS工艺技术

ＢｉＣＭＯＳ是双极速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主，因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ的技术显得愈发相似。本文列举了０．８μｍ和０．５μｍ的技术论点。ＢｉＣＯＳ电路与ＣＭＯＳ相比，成本稍高但其性能提高一倍。     

发展中的BiCMOS技术

集ＣＭＯＳ与双极器件之优点于一体的ＢｉＣＭＯＳ，将逐渐成为９０年代ＵＬＳＩ的主流技术。本文从工艺、器件结构和兼容设计等不同侧面，阐述了ＢｉＣＭＯＳ技术所具有的突出特点及其典型应用，同时还介绍了最新发展的低温ＢｉＣＭＯＳ技术和面临的关键问题。     

MCBiCMOS门阵列的母片设计

本文介绍ＭＣＢｉＣＭＯＳ门阵列的母片设计技术。由于采用了先进的ＭＣＢｉＣＭＯＳ工艺和设计技术，ＭＣＢｉＣＭＯＳ更适合地制作高性能，大规模的专用集成电路。在２μｍＣＭＯＳ和３μｍ双极相结合的设计规则基础上，我们设计了ＭＣＢｉＣＭＯＳ２０００门门阵列母片，并利用ＭＣＢｉＣＭＯＳ宏单元库，成功地完成了ＣＧＢ２００３     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

高速BiCMOS工艺研究

研究开发一种准２μｍ高速ＢｉＣＭＯＳ工艺，该工艺采用乍对准双埋双阱及外延结构。外延层厚度２．０－２．５μｍ，器件间采用多晶硅缓冲层局部氧化隔离，双极器件采用多晶硅发射极晶体管。利用此工艺试制出ＢｉＣＭＯＳ２５级环振，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｑｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力 ０．６２ｎｓ／ｐＦ，明显ＣＭＯＳ门。     

具有优良性能的MCBiCMOS IC结构

本文分析了几种常规ＢｉＣＭＯＳ门电路的特性，对ＭＣＢｉＣＭＯＳ集成电路结构的二输入与非门和１１级环形振荡器进行了实验研究，并与常规ＢｉＣＭＯＳ进行了比较。实验结果说明：ＭＣＢｉＣＭＯＳ具有电路结构简单；芯片面积小；工作速度高，负载能力强和低压工作性能好等优点。     

采用混合模式晶体管(BMHMT)构成低温BiCMOS集成电路

本文介绍采用与ＣＭＯＳ工艺完全相容的双极／ＭＯＳ混合模式晶体管（ＢＭＨＭＴ）构成新型的低温ＢｉＣＭＯＳ集成电路．理论分析表明该电路与ＣＭＯＳ相比，在电压摆幅相同，静态功耗相近的条件下，具有更大的驱动能力，尤其在较低的工作电压下，其特点更加突出．我们用统一的标准和相同芯片面积设计了３９级带负载的ＢｉＣＭＯＳ和ＣＭＯＳ环形振荡器．实验样品经室温和低温平均门延迟时间测试，表明在相同工作电压下ＢｉＣＭＯＳ优于ＣＭＯＳ．若两种电路都采用ＳＯＩ结构，预计ＢｉＣＭＯＳ可以获得更好的结果     

Al栅BESOI／CMOS器件的辐照特性

在表层硅厚度约６μｍＢＥＳＯＩ材料上，制备了Ａｌ栅ＣＭＯＳ器件。实验样品消除了纵向寄生结构和困扰ＳＯＩ薄膜器件的背沟效应、边缘效应、Ｋｉｎｋ效应。样品未作抗辐照工艺加固，γ累积辐辐照剂量已达３×１０５ｒａｄ（Ｓｉ）。实验表明，该结构埋层ＳｉＯ２的存在对器件的辐照性能影响不明显。     

BiCMOS例相器延迟特性的计算与分析

本文对ＢｉＣＭＯＳ倒相器延迟特性进行了系统研究，在分析比较ＭＯＳ与双极器件及其组成电路不同状态下的工作特点基础上，得到ＢｉＣＭＯＳ倒相电路在小注入、大注入和集电极寄生电阻等不同限制条件下的延迟时间的解析关系式，结果表明该模型具有近似于ＳＰＩＣＥ数值模拟精度，为各类高性能ＢｉＣＭＯＳ电路的优化设计与分析提供了理论依据．     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

BiCMOS倒相器延迟特性的计算与分析

本对ＢｉＣＭＯＳ倒相器延迟特性进行了系统研究，在分析比较ＭＯＳ与双极器件及其组成电路不同状态下的工作特点基础上，得到ＢｉＣＭＯＳ倒相电路在小注入，大注入和集电极寄生电阻等不同限制条件下的延迟时间的解析关系式，结果表明该模型具有近似于ＳＰＩＣＥ数值模拟精度，为各类高性能ＢｉＣＭＯＳ电路的优化设计与分析提供了理论依据。     

S1240专用MBLIC LSI

本文叙述了Ｓ１２４０数字程近电话交换机专用的一种用户接口电路的结构与功能。采用以双极工艺为基础的ＢｉＣＭＯＳ制造技术，使用相同的结深度，实现了高，低压双极型管与ＣＭＯＳ管的结合，制造出ＭＢＬＩＣ ＬＳＩ，并通过比利时贝尔电话公司质量认证。     

合并互补BiCMOS集成电路的研究

分析了几种常规ＢｉＣＭＯＳ门电路的特性，对合并互补（ＭＣ）ＢｉＣＭＯＳ集成电路的二输入与非门和１１级环形振荡器进行了实验研究，并与常规ＢｉＣＭＯＳ进行了比较。实验结果说明，ＭＣＢｉＣＭＯＳ具有电路结构简单，芯片面积小，工作速度高，负载能力强和低压工作特性好等优点。     

一种高性能2.0umBiCMOS工艺

本文介绍一种高性能２．０ｕｍＢｉＣＭＯＳ工艺。该工艺采用Ｐ型衬底Ｎ型Ｐ型双埋层，Ｎ型薄外延结构，掺杂多晶作为ＣＭＯＳ晶体管栅杉双极晶体管的发射极。ＣＭＯＳ晶体管源漏自对准结构，钛和铝双层金属作为元件互连和ＰＥＣＶＤ ＳｉＮｘ介质作为钝化薄膜。     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

优化双极器件的改善BiCMOS电路延迟的CAD方法

优化双极器件的改善ＢｉＣＭＯＳ电路延迟的ＣＡＤ方法＝ＡＣＡＤｐｒｏｃｅｄｕｒｅｆｏｒｏｐｔｉｍｌｚｉｎｇｂｉｐｏｌａｒｄｅｖｉｃｅｓｒｅｌａｔｉｖｅｔｏＢｉＣＭＯＳｃｉｒｃｕｉｔｄｅｌａｙ［刊．英］／Ｄｅｓ－ｏｕｋｌ．Ａ，Ｓ．…ＩＥＥＥＴｒａｎｓ．Ｃ...     

SiC器件──物理与数值模拟

从文献中摘出了６Ｈ碳化硅（６Ｈ～ＳｉＣ）的重要材料参数并应用到２－Ｄ器件模拟程序ＰＩＳＣＥＳ和ＢＲＥＡＫＤＯＷＮ及１－Ｄ程序ＯＳＳＩ中。６Ｈ－ＳｉＣｐ－ｎ结的模拟揭示了由于反向电流密度较低的缘故相应器件在高达１０００Ｋ温度下应用的可能性。６Ｈ－ＳｉＣ１２００Ｖｐ－ｎ￣（－）－ｎ￣（＋）二极管与相应硅（Ｓｉ）二极管的比较说明６Ｈ－ＳｉＣ二极管开关性能较高，同时由于６Ｈ－ＳｉＣ　ｐ－ｎ结内建电压较高，其正向功率损耗比Ｓｉ略高。这种缺点可用６Ｈ－ＳｉＣ肖特基二极管克服。Ｓｉ、３Ｃ－ＳｉＣ和６Ｈ－ＳｉＣ垂直功率ＭＯＳＦＥＴ的开态电阻通过解析计算进行了比较。在室温下，这种ＳｉＣＭＯＳＦＥＴ的开态电阻低于０．１Ωｃｍ￣２，可在高达５０００Ｖ阻塞能力下工作，而ＳｉＭＯＳＦＥＴ则限于５００Ｖ以下。这一点通过用ＰＩＳＣＥＳ计算６Ｈ－ＳｉＣ１２００ＶＭＯＳ－ＦＥＴ的特性得以验证。在低于２００Ｖ的电压区，由于硅的迁移率较高且阈值电压较低，故性能更优良。在上述的６Ｈ－ＳｉＣＭＯＳＦＥＴ的栅氧化层和用于钝化平面结的场板氧化层中存在着大约４×１０￣６Ｖ／ｃｍ的电场。为了研究ＳｉＣ器件的高频性能，提出了６Ｈ－ＳｉＣ发射极的异质双极晶体管?     

FX3290BiMOS双电压比较器的研制

本文结合ＦＸ３２９０ＢｉＭＯＳ双电压比较器的电原理分析，论述采用同心式而已技巧对失调和温漂的影响，并采用自对准离子注入ＢｉＭＯＳ工艺来提高器件 工作电压，进一步降低失调和温漂。在外型封装与国外同类产品相同的条件下，达到了设计要求，部分指标已接近甚至超过国外同类产品水平。     

一种BiCMOS基准源及其应用

本文分析了ＭＯＳ晶体管的温度特性及其对器件参数的影响，提出了一种ＢｉＣＭＯＳ基准源，它使器件具有良好的温度特性和抗干扰能力。还对具体应用电路的工作原理作了简单的介绍，分析了电路的温度性能及抗干扰能力，并给出应用结果。