共查询到20条相似文献,搜索用时 31 毫秒
1.
针对大规模嵌入式存储器可测性设计技术——存储器内建自测试(MBIST)中的故障诊断问题,介绍了MBIST设计的扩展功能——存储器内建自诊断(MBISD)。在引入存储器内建自测试的基础上,详细分析了存储器内建自诊断模块根据输出故障信息自动分析器件失效原因、并对失效单元进行故障定位和识别的基本原理及其中的关键算法,并用一块SRAM的MBIST设计(采用Mentor公司的MBISTArchitect完成)中的MBISD具体实例进行了仿真验证。存储器内建自诊断的应用,大大提高了存储器的成品率。 相似文献
2.
3.
本文设计了一种满足FPGA芯片专用定制需求的嵌入式可重配置存储器模块.一共8块,每块容量为18Kbits的同步双口BRAM,可以配置成16K×1bit、8K×2bits、4K×4bits、2K×9bits、1K×18bits、512×36bits六种不同的位宽工作模式;write_first、no_change两种不同的写入模式.多个BRAM还可以通过FPGA中互连电路的级联来实现深度或宽度的扩展.本文重点介绍实现可重配置功能的电路及BRAM嵌入至FPGA中的互连电路.采用SMIC 0.13μm 8层金属CMOS工艺,产生FDP-II芯片的完整版图并成功流片,芯片面积约为4.5mm×4.4mm.运用基于March C+算法的MBIST测试方法,软硬件协同测试,结果表明FDP-II中的BRAM无任何故障,可重配置功能正确,证实了该存储器模块的设计思想. 相似文献
4.
随着NAND Flash在存储器市场中的占比与日俱增,对NAND Flash的测试需求也越来越大。针对NAND Flash存储器中存在的故障类型进行讨论,并对现有测试算法进行分析,为提高故障覆盖率以及降低测试时间,对现有的March-like测试算法做出改进,改进算法比March-like算法的故障覆盖率提高了16.7%,测试时间减少了30%。完成存储器内建自测试(MBIST)电路设计,设计了FPGA最小系统板并进行板级验证,结果验证了MBIST电路以及改进的测试算法的可行性。 相似文献
5.
MIC总线控制器远程模块专用集成电路内部嵌入的存储器采用了存储器内建自测试技术(Memory Built—in—Self Test,MBIST),以此增加测试的覆盖率,同时MBIST还具有故障自动诊断功能,方便了对宏模块的故障定位和产生针对性测试向量。本文将介绍用于嵌入式存储器设计的MBIST技术,并结合MIC总线控制器远程模块专用集成电路对存储器的可测性设计(DFT)进行阐述。 相似文献
6.
采用VIS 0.15 pm BCD工艺设计了一款应用于温度补偿恒温晶体振荡器(TCOCXO)专用集成电路(ASIC)的数据修调电路.该数据修调电路由逻辑控制电路和一种电可擦可编程只读存储器(EEPROM)构成,主要功能是完成TCOCXO ASIC中温度补偿的控制及实现芯片的多模式工作.与通过模拟函数发生器实现的补偿方式相比,使用该数据修调电路实现的温度补偿方法可以实现更高的补偿精度和更小的芯片面积.通过该电路对TCOCXO ASIC进行调试与配置,搭载该ASIC的晶体振荡器在温度为-40~85℃时频率-温度稳定度可达±5×10-9.TCOCXO ASIC的测试结果表明,这种修调方法在减小芯片面积的同时可以实现更高精度的频率-温度补偿. 相似文献
7.
8.
文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括:含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。 相似文献
9.
10.
介绍了一种用于测试高速增益单元嵌入式动态随机存储器的内建自测试方案。该方案包括了指令集设计和体系结构设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令,对待测存储器执行多种类型的测试,从而达到较高的故障覆盖率。该内建自测试模块被集成在了一个存储容量为8kb的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明,该内建自测试方案可以在多种测试模式下对待测存储器执行全速测试,提高了测试速度,降低了对自动测试设备的性能要求,提高了测试的效率。 相似文献
11.
随着半导体技术的迅猛发展,移动存储设备快速增长。Flash芯片作为移动存储设备中最常用的器件,得到了日趋广泛的应用,对Flash芯片的测试要求也越来越高。地址数据复用型Flash存储器测试技术研究及电路设计,设计改善大规模数字集成电路测试系统数字系统算法图形功能。对K9F2G08R0A进行了测试并通过对数字系统算法图形功能进行改善,算法图形发生器由多个算术逻辑单元、多路选择器以及操作寄存器组成,可以实现复杂的逻辑操作和算术运算,可以更快、更简便地对地址复用型Flash存储器进行测试,减少测试程序开发难度。 相似文献
12.
13.
为了对飞行器存储器进行测试,需存储器测试台与飞行器存储器之间完成数据通信。由于USB总线技术具有成本低、数据传输速度快、抗干扰能力强等的优点,这里选用USB总线来完成测试台与存储器之间的通信,用CY7C68013芯片作为USB通信的控制芯片。选用Keilμvision2作为USB通信软件设计的开发环境。通过上位机软件编程来控制测试台CY7C68013与信号源模块,CY7C68013与固态存储器之间的通信。通过对USB通信硬件电路和软件程序的设计,最终完成测试台的USB通信设计。经测试,达到了设计的目的和要求。 相似文献
14.
15.
16.
随着存储器需求的增加以及制造技术的进步,嵌入式存储器在SOC系统中的地位越来越重要。与传统的分立存储器件测试相比,嵌入式存储器的测试呈现出新的挑战。本文试图全面叙述嵌入式存储器的各种结构,并介绍各种DFT(可测性设计)测试技术,如SCAN〔扫描〕、MBIST(存储器内建自测试)以及BISR(内建自修复)。 相似文献
17.
一种基于存储器故障原语的March测试算法研究 总被引:1,自引:0,他引:1
研究高效率的系统故障测试算法,建立有效的嵌入式存储器测试方法,对提高芯片良品率、降低芯片生产成本,具有十分重要的意义.从存储器基本故障原语测试出发,在研究MarchLR算法的基础上,提出March LSC新算法.该算法可测试现实的连接性故障,对目前存储器的单一单元故障及耦合故障覆盖率提升到100%.采用March LSC算法,实现了内建自测试电路(MBIST).仿真实验表明,March LSC算法能很好地测试出嵌入式存储器故障,满足技术要求.研究结果具有重要的应用参考价值. 相似文献
18.
本文设计了CPU(ZSP_NEO)和内部存储器的接口电路,这个接口电路同时提供一个接口满足DMA对内部存储器的访问,并完成模块验证。本设计中使用了两个IP:ZSP_NEO处理器核,以及Artisan提供的SMIC的0.18μm工艺的存储器模块,分别研究了他们的相关功能和相关接口,主要包括:读写功能、读写时序、控制信号等。同时,也根据存储器的情况选择了一个合适的直接存储器存取(DMA,Direct Memory Access)的操作协议。本设计中主要涉及系统级设计(SoC)的一些相关知识、IP的运用、Verilog代码的编写,及系统验证等。 相似文献
19.
采用HHNEC0.18μm标准CMOS工艺设计实现了多个1kb容量的阻变存储器电路。针对WOx阻变材料的操作特点,提出了可切换的写电路以及自调节的读参考电路,满足了单极(Unipolar)与双极(Bipolar)兼容操作需求的同时提高了读操作的成功率。引入位线限流模块解决了置位(set)过程需要字线限流的问题,进而可以实现包含‘0’和‘1’多位数据的并行写入。芯片采用高低两种电压设计,同时包含多种阵列尺寸结构的对比测试电路。 相似文献
20.
针对传统等效器无法等效存储器数据接口种类繁多,传输速率及传输帧格式有所差异等问题,研制了一种通用型存储器等效测试卡。将Hotlink接口、RS-485/RS-422接口和LVDS长线接口等使用频率相对较高的接口集成到一张测试卡上。上位机软件可以通过PXI接口对等效测试卡的各项参数进行配置如传输接口、传输速率及帧格式等。此外,还能对测试卡记录的数据进行事后读取并分析。该设计将传统的存储器转变成等效测试卡的形式,相对较大的提升了等效器的实用性。通过大量试验证明,该测试卡在不同配置方案下均能有效的实现存储器的等效功能。 相似文献