基于CPLD译码的DSP二次Bootloader方法

以实际项目开发为背景,介绍了一种基于CPLD译码的TITMS320VC55x系列DSP大程序的二次引导方法。阐述了DSP与CPLD以及Flash存储器之间的硬件接口电路设计及二次Bootloader方法的实现,给出了CPLD译码的VHDL代码。实验证明,利用CPLD的快速译码实现的DSP二次Bootloader方法,接口简单、编程方便、有较强的通用性和可靠性。     

基于串口实现DSP程序的在线编程

目前DSP处理器普遍使用Flash作为其程序代码存储器,通过DSP的JTAG仿真接口对Flash存储器进行编程实现代码的更新.这给DSP系统的软件维护和升级造成了很大的困难.本文提出基于DSP设备的串口实现DSP程序在线编程的方法,使DSP代码的更新可以脱离仿真器,改善了DSP设备的易用性、可维护性,增强了DSP系统的技术生命力.     

一种提高系统初始化效率的FPGA在线配置方法

提出一种由主控器CPU、CPLD和闪存Flash组成的FPGA在线配置方法。闪存Flash用于存储FPGA的配置数据,CPLD读取闪存Flash中的配置数据,采用快速被动并行方式(FPP,Fast Passive Parallel)配置FPGA,主控器通过主控接口与CPLD通信,实现对闪存Flash中配置数据的更新和维护。     

CPLD在基于DSP的智能执行器中的应用

本文介绍了CPLD器件的特点、功能、使用方法和实际使用经验,指出CPLD器件在设计DSP外围电路方面的突出优点.使用CPLD器件设计的DSP系统更加紧凑和合理.并通过实际系统应用,给出了CPLD器件使用的一般方法.     

基于ADS8364的数据采集系统设计

开发了基于DSP和ADS8364的数据采集处理系统。该系统主要由信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块、Flash存储器模块和CAN总线通信模块组成。它能够在板卡上实现信号的采集、前端处理和存储,并能通过CAN总线与上位机通信,实现数据的存储、后端处理及在PC104上显示。     

基于DSP和CPLD的运动控制器简化设计与应用

该文提出一种基于DSP和CPLD的运动控制器简化设计方法,可应用于多模块化的复杂运动控制器以实现其简化.其核心技术是利用DSP丰富的I/O空间和CPLD强大的逻辑处理功能实现对系统总线的复用.通过对各个功能模块在DSP的I/O空间中不同映射地址的访问,实现数据总线上的DSP和各功能模块的数据交换和处理.与传统运动控制器相比,这种方法明显减少了硬件资源,简化了硬件系统的复杂性,降低了成本,同时提高了运动控制器的灵活性、可靠性及通用性.开发周期较短,系统容易维护和扩展,适合实时信号处理.     

基于DSP虹膜识别系统中Flash烧写方法的研究

为实现基于DSP的虹膜识别系统上电自启动的需求,需要将用户应用程序烧写入非易失性存储器中。分析了DSP系统片外Flash存储器的烧写原理,提出了一种利用存储器操作模块程序来进行Flash烧写的方法,阐述了DSP片外Flash烧写关键点以及如何确定烧写对象、源地址和目的地址,研究了在仿真环境下通过模块化程序操作DSP片外Flash存储器的过程。使用该方法完成虹膜识别系统片外Flash烧写,脱机后系统运行稳定。     

基于DSP与CPLD的LCD液晶显示驱动设计

提出了一种新的基于DSP与CPLD的液晶显示驱动设计方法.该方法针对高速DSP与低速LCD通信过程中经常出现的时序不匹配的问题,利用CPLD提出了一种合理的解决方案,并给出了这种解决方案基本的硬件电路连接方式及DSP与CPLD上的部分程序代码,且进行了逻辑时序分析.将CPLD作为高速DSP与低速LCD之间通信的桥梁,有效地减小了低速外设对高速处理器的影响,实现了低速外设与高速处理器之间的高速、大数据量传输.该设计方法已在实际应用中取得成功.     

基于DSP和CPLD的液晶模块的设计

本文介绍了一种基于DSP TMS320F2812和CPLD EPMTl28SQC100的液晶模块的设计与实现方法.将CPLD作为DSP与液晶模块之间连接的桥梁,解决了快速处理器DSP与慢速外设液晶模块的匹配问题,给出了硬件接口电路以及相关的程序设计,并在实际应用系统中成功运行.     

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法.设计中采用VHDL语言对CPLD进行编程.同时由于CPLD的现场可编程特性,增强了整个系统的灵活性.