基于单片机实现FPGA的加载配置

讨论了基于SRAM技术的FPGA可编程逻辑器件的编程方法，并以Altera公司FLEX10系列器件为例，提出一种利用单片机时可编程逻辑器件进行在系统配置方案。该方案成本低廉、简单易行，能在系统复位或上电时自动时器件编程，有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

FPGA/CPLD选型及与其他技术的融合

对FPGA和CPLD器件的逻辑结构和性能进行比较,阐明电子系统设计中FPGA/CPLD器件选型时应注意的基本原则,并论述FPGA/CPLD与以单片机、DSP为代表的嵌入式系统及SoPC,ASIC等技术相互融合的技术特征和趋势,充分证明FPGA/CPLD器件将与嵌入式系统、SoC/ASIC等技术进一步广泛融合,在广阔的电子设计领域发挥不可忽视的作用。可为以FPGA/CPLD为代表的可编程逻辑器件的扩展应用提供借鉴。     

一种基于单片机的FPGA并行配置的实现

讨论了基于SRAM技术的FPGA可编程逻辑器件的配置方法,并以Altera公司FLEX 10K系列器件为例,提出了一种利用单片机对可编程逻辑器件进行被动并行配置(PPA)方案。该方案速度快、简单易行、便于实现,能在系统复位或上电时自动对器件编程,有效的解决了基于SRAM的FPGA器件掉电易失性的问题。该方法可以广泛应用于很多领域。     

基于FPGA的电机控制器的设计

文中给出了一种基于现场可编程阵列(FPGA)器件的电机控制器设计方案,利用可编程逻辑器件的特点将电机控制所需的逻辑控制单元电路及外围接口电路等集成在一片FPGA中,提高了整个控制器的稳定性和可靠性;同时利用FPGA灵活的编程特点,可实现较复杂的电机控制算法,进而提高了控制性能;另外FPGA具有现场可重构的特性,保证了所设计的电机控制模块具有良好的可维护性,也大大方便了系统的设计和调试。     

可编程逻辑器件的历程与发展

可编程逻辑器件逐渐成为微电子技术发展的主要方向,文章概述了可编程逻辑器件（PLD）的分类、发展历史与发展现状。现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）是可编程逻辑器件技术按其内部结构不同延伸出的两个分支,文中讨论了它们各自的优缺点,并对它们作了比较。文中特别介绍了FPGA产品的主要生产厂家,以及四大厂家各自产品的应用领域,分别给出了Xilinx公司和ALTERA公司FPGA产品的谱图,最后展望了FPGA产品的未来发展趋势。     

手把手教你学CPLD／FPGA设计（三）

一．可编程逻辑器件的设计流程 可编程逻辑器件的设计流程如图1所示,主要包括设计输入、综合、CPLD／FPGA器件适配、仿真和编程下载等。     

现场可编程门阵列

近年来,现场可编程门阵列FPGA(Field Programble GateArray)很风行,它属于编程逻辑器件。编程逻辑器件具有将软件编程和硬件制作相结合的特点。 FPGA是高集成度的半导体集成电路,其容量最多可达二万多门。它本身没有任何逻辑功能,通过编程,使之具有用户所要求的逻辑功能和外管脚分配,这些编程数据不是存储在FPGA芯片中的.而是存储在与FPGA配套使用的外部存储器中,如EPROM。     

基于CPU和FPGA/CPLD结构设计电子系统

介绍应用CPU和现场可编程逻辑阵列(FPGA)/复杂可编程逻辑器件(CPLD)结合设计电子系统的优势.基于AT89C51单片机系统实现FLEK10K的在线可重配置(ICR),PC机和AT89C51串行通信实现在线升级,PC机下载配置实现在线调试.采用直接数字频率合成(DDS)技术,实现波形发生器.应用电子设计自动化(EDA)技术,以FPGA/CPLD器件为核心,采用FPGA设计的DDS不仅可方便地实现各种比较复杂的调频、调相和调幅功能,而且具有良好的实用性.文中给出了系统的工作原理和设计方法.     

FPGA的工作原理及其应用

<正> 现场可编程门阵列(FPGA)是可编程器件。与传统逻辑电路和门阵列(如PAL、GAL及CPLD器件)相比,FPGA具有不同的结构,FPGA利用小型查找表(16×1RAM)来实现组合逻辑;每个查找表连接到一个D触发器的输入端,触发器再来驱动其它逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块;这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过     

开发多课程综合实验设备加强创新能力培养

利用CPLD／FPGA内部强大的互连技术及模拟可编程器件的可编程性,实现模拟电子、数字电子、单片机、CPLD／FPGA等多课程实验教学,提高学生的综合素质及创新能力的培养。     

适用于数据通路的可编程逻辑器件FDP100K

设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力.芯片采用SMIC 0.35 μm CMOS工艺,包含1024个可编程逻辑单元和128个可编程IO单元.芯片配合自主开发的软件系统FDE(FPGA Development Environment)进行测试,结果表明:FDP100K芯片的可编程逻辑单元功能正常;芯片的各种连线资源功能正常;可以准确地实现数据通路型电路和其他类型的电路的功能.     

The soft-core discrete-time signal processor peripheral [Applications Corner]

In just the last few years, the personal electronics market has seen explosive growth. Along with entirely new consumer products, there are concomitant developments in computer engineering. Although the system on a chip (SoC) concept is mature, the increasing density and sophistication of the field programmable gate array (FPGA) is introducing new design methodologies and higher levels of integration. While a single FPGA alone can implement an entire microprocessor system, manufacturers also provide the option of having an actual microprocessor integrated into the FPGA chip. In both situations the FPGA fabric (defined in this article as a two dimensional array of identical logic blocks in an interconnect resource) implements custom peripherals and other devices. The FPGA has essentially become a breadboard, allowing for truly rapid product development.     

Circuit design of a novel FPGA chip FDP2008

A novel FPGA chip FDP2008 (Fudan Programmable Logic) has been designed and implemented with the SMIC 0.18μm CMOS logic 1P6M process. The new design method means that the configurable logic block can be configured as distributed RAM and a shift register. A universal programmable routing circuit is also presented; by adopting offset lines, complementary hanged end-lines and MUX + Buffer routing switches, the whole FPGA chip is highly repeatable, and the signal delay is uniform and predictable over the total chip. A standard configuration interface SPI is added in the configuration circuit, and a group of highly sensitive amplifiers is used to magnify the read back data. FDP2008 contains 20 × 30 logic TILEs, 200 programmable IOBs and 10 × 4 kbit dual port block RAMs. The hardware software cooperation test shows that FDP2008 works correctly and efficiently.     

基于FPGA和DSP的多路同步数据采集系统设计

为了满足对开关电源实时测量的应用需求,设计了一种基于FPGA和DSP的多路同步实时数据采集系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口等模块的控制,同时利用DSP进行高速数据运算和处理;文中给出了系统硬件原理框图,并结合系统的设计方案对其中的主要功能模块进行了阐述;该多路同步数据采集系统具有实时性强、集成度高、扩展性灵活等特点。     

Design and implementation of a delay-optimized universal programmable routing circuit for FPGAs

This paper presents a universal field programmable gate array (FPGA) programmable routing circuit,focusing primarily on a delay optimization. Under the precondition of the routing resource's flexibility and routability, the number of programmable interconnect points (PIP) is reduced, and a multiplexer (MUX) plus a BUFFER structure is adopted as the programmable switch. Also, the method of offset lines and the method of complementary hanged end-lines are applied to the TILE routing circuit and the I/O routing circuit, respectively. All of the above features ensure that the whole FPGA chip is highly repeatable, and the signal delay is uniform and predictable over the total chip. Meanwhile, the BUFFER driver is optimized to decrease the signal delay by up to 5%. The proposed routing circuit is applied to the Fudan programmable device (FDP) FPGA, which has been taped out with an SMIC 0.18-μm logic 1P6M process. The test result shows that the programmable routing resource works correctly, and the signal delay over the chip is highly uniform and predictable.     

一种视频字幕显示控制电路的设计

文章介绍了一种可远程接收的智能视频字幕显示控制电路。该电路采用MCS8051单片机作为控制核心,EPF7064S可编程逻辑器件产生所需时序及信号,W9952QP视频解码器产生视频信号。着重阐述了可编程逻辑器件内部逻辑电路的设计。     

LZW改进压缩算法的FPGA实现

随着实时监控系统的发展,大容量高速数据采集与传输技术不断取得新的进展,针对当前数据传输采用硬件实现速度快,但难以进行数据处理,而软件能实现很多算法但处理速度稍显逊色的不足,采用了LZW压缩算法及其改进算法,并将该算法在可编程逻辑器件FPGA上进行了实现,通过仿真,验证了设计的正确性,提高了数据传输速度。     

基于CPCI和光纤接口的数据采集卡设计与实现

设计了一套基于CPCI总线,PCI9054桥接芯片和可编程逻辑器件（FPGA）的高速数据采集卡。FPGA作为本地主控芯片,根据工控机经PCI9054转发的采集命令,通过光纤接口实现与雷达接收机的通信。采用高速RAM缓存数据,采集的接收机测试数据的分析结果可在工控机上显示,从而实现了对雷达接收机性能的快速测试。该采集卡具有较强的通用性和可扩展性,详细介绍了高速数据采集卡的组成和工作原理、硬件设计。     

基于FPGA平台的抗DPA攻击电路级防护技术研究

随着现场可编程门阵列（FPGA）芯片在安全领域上的广泛应用,有关FPGA密码芯片的抗（DPA）研究也越来越受关注,但目前的研究成果大多针对智能卡的安全防护。在研究各种电路级安全防护技术的基础上,采用硬件宏的方法将双轨和预充电技术应用于FPGA芯片的数据加密标准算法（DES）硬件结构,通过DPA攻击实验后发现,未加防护措施的DES加密系统难以抵御DPA攻击,而加防护措施的加密系统具有抗DPA攻击的能力。