一种新型2-D模板卷积结构的FPGA实现

在实时图像处理过程中,2-D模板卷积是一种重要的操作,FPGA以其特有的全并行处理机制使得这种操作在硬件设计中得以较好的实现。本文提出了一种基于FPGA的模板卷积运算的新方案,相比传统方案,这种方案在结构上能以较少的硬件资源达到相同的流水深度。为了满足系统对实时性的要求,针对某些特定类型的模板,给出了一种简化的卷积器结构,同时,介绍了一种模板归一化除法运算的硬件实现方法。     

一种新型序列密码的设计与实现

基于经典的序列密码发生器,提出了一种可控序列密码发生器,该设计结合了LFSR和FCSR的代数特性,获得更大的混淆。由该方法产生的序列具有均匀性好、相关性小的特点;并用FPGA对加密解密系统加以实现,最终的实现结果表明该方法资源消耗少、加密速度快。该密码系统能够应用于网络安全等领域。     

一种密钥可配置的DES加密算法的FPGA实现

在传统的DES加密算法的基础上,提出一种对密钥实行动态管理的硬件设计方案,给出了其FPGA实现方法。通过对DES加密原理的分析,利用其子密钥的生成与核心算法相关性较弱的特点,对密钥进行重新配置。DES算法采用资源优先方案,在轮函数内部设置流水线架构,提高了整体处理速度;在FPGA上实现轮函数和密钥变换函数独立运算,减少了相邻流水线级间的逻辑复杂度,从而实现了DES算法在FPGA条件下的重构设计。最终通过对设计结果的功能仿真和测试分析,论证了整个设计的正确性。     

一种用声表面波延迟线实现的时分复用新技术

本文简介瞬态信号测量中，利用声表面波（ＳＡＷ）延迟线采用延时排队方案实现的一种新颖时分复用技术。ＳＡＷ延迟线相当于动态存贮器，同时出现的多个信号经过不　同延时合成为串行的群信号，从而实现时分多路复用。     

一种用声表面波延迟线实现的时分复用新技术

本文简介瞬态信号测量中，利用声表面波（ＳＡＷ）延迟线采用延时排队方案实现的一种新颖时分复用技术。ＳＡＷ延迟线相当于动态存贮器，同时出现的多个信号经过不同延时合成为串行的群信号，从而实现时分多路复用。     

Gabor滤波器二维卷积模板的获取方法

本文给出了直接从频域构造Gabor滤波器二维空域卷积模板的计算方法,回避了在空间域对Gabor滤波器冲激响应函数抽样以获取卷积模板所遇到的采样频率的选择问题。该方法首先对Gabor滤波器冲激响应函数的傅立叶变换进行离散化来获得其离散傅立叶变换,然后采用模板的离散傅立叶变换与滤波器的离散傅立叶变换差之模平方和最小的原则来确定模板数据。织物疵点检测实验验证了该方法的正确性和有效性,该方法可应用于应用Gabor滤波器的场合。     

卷积神经网络卷积层的FPGA实现

卷积神经网络在图像处理领域取得了突出的表现,但是由于其庞大的计算量使得它的应用范围受到限制.通常,卷积层的计算量占据了整个网络的大部分计算,主要包含有大量的乘法和加法,本文针对卷积层的计算特点,实现了一种高效的卷积层加速模块的设计.最后通过实验结果表明,在计算相同的网络结构下,该设计相比于CPU的计算效率更高.     

一种卷积神经网络实现

卷积神经网络(Convolutional Neural Networks-简称CNN)是人工神经网络的一种,由于其具有结构简单、训练参数少、适应性强、效率高等特点,在模式识别、图像处理等领域得到了广泛的应用.本文从CNN的发展历史开始,对其网络结构、神经元模型和训练方法进行了简要描述.在此基础上,实现了一个使用Java语言实现的CNN算法,并给出了算法的的程序框架与代码实现,该算法可以在不使用任何类库的情况下对MINIST手写数字数据集进行分析识别,达到了较高的准确率.     

一种用于数字下变频的高阶分布式FIR滤波器及FPGA实现

设计了一种用于数字下变频的256阶分布式FIR滤波器.通过分析分布式FIR滤器结构给实现电路所需资源和运算速度带来的影响,确定了适用于Cyclone Ⅲ系列FPGA的实现结构.在Cyclone Ⅲ系列EP3C40F484C6N芯片上实现该算法并分析了资源消耗与电路速度.     

AFBCNet:一种基于自适应滤波器组的运动想象卷积神经网络

脑电图(EEG)的解码与分类一直是脑-机接口技术(BCI)领域的研究热点之一。虽然基于深度学习的方法已经取得了相当优异的成绩,但是在多分类、小样本数据集上,设计一个可解释性高、学习快、解码准确且精度高的模型仍然是一个挑战。为了深度解码基于运动想象(MI)的EEG信号,提出了一种基于自适应滤波器组的运动想象卷积神经网络：AFBCNet。首先通过自适应滤波器组与空间卷积层对MI-EEG信号的最优频带组合进行时空分解,然后通过改进的轻量化Inception模块进行特征提取,最后进行特征整合与分类。实验结果表明,所提出的方法在BCICIV＿2a和BCICIV＿2b数据集上平均识别率达到81.82%和84.13%,并且具有良好的鲁棒性与迁移能力。     

一种基于FPGA的高精度大动态数字延迟单元的设计

本文提出了一种数字延迟单元的设计方案,该方案能够实现0.1ns的延迟度精度和10ms的动态范围,通过调节该方案的工作参数可以很方便的实现更大的动态范围。该电路在Virtex5系列的FPGA上实现,其核心由粗延时单元和精延时单元两部分组成,粗延时单元采用计数器法实现,精延时单元的核心由IODELAY基元构成,语言代码通过了FPGAdv软件的综合和仿真。目前该单元电路已成功的应用在卫星雷达高度计的地面回波模拟器上。     

一种新的硬件设计方法--结构化ASIC技术

本文介绍了一种新的硬件设计方法--结构化ASIC技术及其代表性的设计流程,对标准单元ASIC技术、FPGA技术与结构化ASIC技术进行了比较,最后给出了结构化ASIC的应用框图.     

基于FPGA的任意时延伪码序列产生方法

在直扩信号接收机中,为了提高码跟踪环的相位跟踪精度,提出一种基于FPCA的新型伪码序列产生方法,生成不同时序关系的高精度伪码序列.该方法采用类似NCO的原理,以相位累加的方式控制伪码存储表输出伪码序列,并通过改变初始相位的设置产生不同延时的伪码序列,以满足伪码跟踪算法对伪码序列的时序要求.与现阶段应用的基于移位寄存器的伪码序列产生方法相比,本方法可以产生任意时延的伪码序列,降低了对采样率的要求,精确性高、复杂度低、易于扩展.文中给出了该方法的实现框图、资源分析,仿真结果验证了方法的有效性.     

时滞系统变结构控制设计的新方法

本文研究了两类时滞控制系统，用不同方法分别对它们进行了变结构控制设计。所设计的控制器简单，易于实现且精确度高。     

一种新型滤波器的设计与实现

文章提出了一种采用现场可编程门阵列器件（FPGA）设计FIR数字滤波器的方案,利用MATLAB软件对滤波器进行了设计和仿真,设计时利用移位寄存器代替通用乘法宏单元的调用,同时利用CSD编码简化了硬件的结构,对用VerilogHDL语言描述的滤波器进行了综合和仿真。结果表明,此实现方案具有比较高的设计效率和推广应用价值。     

具有自适应功能的新型时滞系统控制器

将Smith预估器和内模控制结构结合起来 ,利用模糊控制方法研究出一种智能控制器 ,能在一定的模型误差范围内得到良好的控制品质。主要控制量来源于模糊控制器 ,通过智能积分对模糊控制器不能消除的稳态误差进行克服 ,并对系统性能进行监测 ,使用模糊控制对控制量进行校正。经仿真研究发现 ,这种智能控制器在一定的模型误差范围内有很好的鲁棒性 ,稳态误差为 0。     

一种新的直线提取算法研究

研究了一种快速的图像直线提取算法。将边缘按方向划分成若干子边缘,利用判据从子边缘提取出局部直线,然后依据准则合并相应子边缘得到全局直线及参数。准确提取出图像中的直线特征及端点和方向等参数。实验结果表明,算法比Hough变换更准确、快速、可靠地提取图像的直线特征。     

一种直线提取的新方法

直线提取是版面分析中的一个重要过程。该文提出了基于Hough变换的结构元素构造方法(HTSEC)以及基于数学形态学的直线提取方法(MMLE)，即首先将灰度文档图像利用半色调技术转换为二值图像，利用Hough变换检测直线倾斜角度以动态构造结构元素，然后利用数学形态学方法提取文档图像中的直线。     

一种新的基于直线的定位方法

我们通常采用任意摆放位置的三条直线来完成三维物体定位. 对于交于两点的三条非共面直线这种配置, 它具有位置任意摆放三条直线不具有的一些特殊性质. 因此, 我们基于这种特殊配置直线提出一种确定物体位姿的新方法. 在理论上, 这种方法是对基于三条直线位姿估计方法的丰富, 同时这种方法也能为实际工程应用提供支持. 而且, 我们提出一种解决多解现象的方法和一种新的迭代方法. 最后, 仿真实验表明我们的算法具有较快的工作速度和较好的鲁棒性.     

基于FPGA的线阵CCD相机控制系统设计

提出了一种基于FPGA的CCD相机采样率控制系统,该系统能改善线阵CCD相机采样的均匀性,使成像质量得到提高。