多级并行的多核DSP软件设计

随着信号处理性能需求不断提高,多核DSP软件开发是一个重要发展趋势。指令并行、多核并行处理、计算和传输并行等都是提高处理性能的方法。多核DSP处理器多级存储器中,越靠近内核存储器容量越少。在大数据量处理中需要相应的大存储器容量,无法直接将任务分配到各个处理器内核。针对这一问题,探讨了基于8核处理器的并行任务分配,并根据多核DSP的架构,采用两级乒乓的方式来实现大点数FFT的设计。该设计采用DMA方式实现了处理和传输并行,提高了处理性能。     

视频编码芯片的设计方法(下)

5.视频编码器的实现方案 一个完整的视频编码器由视频信号处理器(VSP)、视频控制器、视频输入接口、视频输出接口(显示)、外部存储器接口(包括程序存储器接口和图象数据存储器接口),以及具有层次结构的存储器系统等几部分构成.     

基于VLIW体系结构的多核处理器设计

本文首先论述了超常指令字VLIW和多核处理器体系结构,重点介绍了华威处理器的设计。该处理器是一款基于VLIW和SIMD体系结构的多核微处理器,本文重点对该处理器的体系结构、指令调度和编译优化技术进行了介绍,并给出了采用推断推测技术的优化结果。     

多核处理器系统关键技术探究

<正>传统单核处理器对复杂任务的处理能力不够，多核处理器系统的提出可以很好解决问题。分析了多核处理器系统中同构多核处理器与异构多核处理器的系统特点和结构特征，总结对比了每个结构的优劣势，分析研究了多核处理器的任务调度算法，核间通信机制，核间互斥与中断机制等问题，指出了处理器系统未来的发展方向。近些年来，随着物联网和5G技术的快速发展,对嵌入式实时系统的应用需求日趋复杂，对于处理器性能的要求也随之提高，原来通过提高CPU主频提升处理器性能的方式由于高功耗的制约受到很大挑战，因此多核处理器构架作为新的解决方案被提出，并得到越来越多的关注。     

合成孔径雷达实时成像转置存储器的两页式结构与实现

该文介绍了合成孔径雷达实时成像处理器转置存储器的基本工作原理,讨论了转置存储器的两种主要结构:三页式结构和两页式结构,并指出了这两种结构各自的优缺点。重点介绍了两页式转置存储器结构的典型应用,给出了以双数据率同步动态内存（DDR SDRAM）作为主存储器构成的两页式转置存储器的电路结构和实现结果。     

多核处理器悄然崛起

本文介绍了双核及多核处理器的发展动态，包括多核处理器的优点、多核MPU、双核MCU、四核DSP和双核网络处理器。还介绍了当前多核处理器所存在的问题。     

多核DSP并行软件设计技术研究

数字信号处理器(DSP)是对数字信号进行高速处理的专用芯片。单核结构的DSP已经不能满足信息行业发展的需求,多核结构DSP应运而生,同时,也为如何准确高效地利用多核处理器平台设计并行软件带来了挑战。文中主要基于德州仪器TMS320C6678平台,对多核DSP应用开发进行研究,并简单介绍了基于此DSP的AVS视频双核并行解码的实现。     

高速信号传输技术综述

随着处理器向多核结构发展，芯片间的高速通信问题已经成为限制处理器性能的瓶颈，如何提高处理器间的总线带宽成为当前研究的重要课题。本文通过对微处理器中PCI前端总线发展历史的综述，说明高速传输总线研究的日新月异、飞速发展和Hypertransport作为龙芯处理器总线标准的研究与开发。     

大容量存储器的优化设计

计算机数据总量每年以成倍的方式递增和处理器与存储器之间速度的越来越大的差距加快了对大容量存储器的研究步伐。介绍了网格计算中的网络连接存储和存储区域网络两种结构的大容量存储器,并采用了松散耦合、可动态扩展的多处理机的二维并行存储器结构和可预测的自愈技术对大容量存储器进行优化设计。     

基于低功耗ASIP的循环缓存的设计

针对ASIP处理器的低功耗设计要求,提出了多段式的循环缓存结构.该结构与原有的循环缓存结构相比,提高了缓存存储器的利用率.本设计通过减少对主存储器的读操作和缓存存储器的写操作的方式来降低程序存储器的功耗.在SMIC的0.13μm工艺条件下,将该结构应用于助听器处理器中,并进行功耗验证.分析表明,该方法以较小的面积开销,最高可将存储器的功耗降低大约50%,有效的降低程序存储器的功耗.     

基于SystemC的可配置多通道DMA控制器的设计与实现

随着集成电路技术的快速发展。处理器的速度越来越快，存储器的性能越来越好，单芯片上集成的功能部件越来越多．但是处理器跟存储器之间以及存储器跟外设之间的瓶颈却越来越严重。直接存储器存取（Direct Memory Access，DMA）方式是大多数处理器中普遍采用的提高数据传输速率的方法之一。在分析了多种高性能处理器中DMA控制器工作原理的基础上．采用系统级设计语言SystemC，设计并实现了一个多功能的可配置多通道DMA控制器。     

QDR SRAM控制器的设计与FPGA实现

介绍一种新型静态存储器——QDR（Quad Data Rate）SRAM的存储器结构、与系统的接口连接、主要的操作时序。参考实际QDR存储器内部组成。利用FPGA实现存储器控制器的设计实现。旨在通过FPGA的快速、灵活、容易修改的特点，设计并实现在高速数据通信系统中，QDR静态存储器用于处理器和接口连接的外设之间的数据交换。着重分析QDR控制器的读／写操作状态机。     

基于公共存储器进行数据交换的高速数字图象处理系统

本文介绍了一种基于公共存储器进行数据交换的高速数字图象处理系统．给出了公共存储器的设计，描述了处理器对公共存储器的进程同步控制．     

簇型多核系统原型设计与验证

Mesh结构是目前最普遍的多核系统架构,得到了广泛的应用,但受结构制约,Mesh网络并不适用于某些嵌入式应用工作。基于上述考虑,本文提出了一种簇结构的多核系统架构设计与实现过程,详细介绍了簇的结构组成,簇内外通讯机制,并使用矩阵连乘验证了设计结果的正确性,簇型多核系统的性能可以达到单核处理器的2.31倍。     

多核编程与设备管理成嵌入式软件热点——访Wind River公司CTO兼副总裁Tomas Evensen

多核编程 1970～2005年,处理器性能增加是由时钟频率的提高来推动的,从过去的1MHz到当今的几GHz;晶体管的几何尺寸不断缩小,从而允许处理器中的晶体管数量从最初的2300增加到10亿个以上,与此同时,处理器的电源电压也在降低;芯片级功耗随着性能的提升而增加.但是今天,由于功耗的限制,处理器性能很难再由提高时钟频率来驱动了,多核结构则可降低电压、频率和功耗.     

基于T1040的VxWorks中断亲和力研究

通过研究VxWorks中断亲和力,提出一种以均衡中断负载为目标的中断动态路由方法,提高多核处理器T1040系统的中断响应实时性。从硬件上分析T1040特有的多核可编程中断控制器的结构特点,再从软件上分析VxWorks内核下中断亲和力的实现方法,表明可利用中断亲和力实现多核环境下中断的静态路由和动态路由,并提出了一种基于负载均衡的中断动态路由方法。实验结果验证该方法可以有效地均衡多核处理器的中断负载,缩短中断响应时间,从而提高系统的实时性。     

多核CPU系统结构分析与建模

多核已经成为通用处理器设计技术的最重要发展方向。由于多核芯片内具有多个处理蠡核，芯片的缓存结构、线程调度等与传统CPU有很大的区别，本文探讨了多核芯片的基本结构特征，并基于指令集级系统仿真工具Simics建立了多核CPU模拟环境用于进行分析。     

多核处理器功耗优化与评估技术发展综述

多核处理器已经成为当前处理器设计的主流,其并行处理能力显著提高了处理器的性能,同时,多核处理器本身的高度集成度也使其功耗显著上升,从而在一定程度上限制了多核处理器的发展。本文描述了低功耗设计的基本理论、常用的低功耗设计技术和多核处理器中的功耗评估技术,并分析和总结了低功耗多核处理器研究的最新进展,可为多核处理器的设计提供有益的参考。     

ARINC653多核多分区操作系统的任务调度

随着航空电子系统综合化、模块化的发展,单核处理器已难以满足综合模块化航空电子(Integrated Modular Avionics,IMA)高性能的计算要求,多核处理器逐步在航空电子系统中得到运用。ARINC653作为 IMA 架构的标准应用接口,如何在满足实时性前提下充分利用多核处理器资源成为 ARINC653 任务调度的关键。针对航空电子系统任务调度的实时性要求,采用实时任务中的周期性任务模型,提出了一种满足实时性要求的实时多核静态轮转调度算法。该算法通过优化RL(Round Length)轮转参数、任务的权值分配和多核处理器分配策略,减少任务拆分次数,提高多核处理器利用率。仿真结果显示,该算法能够对分区操作系统的任务集合进行高效调度,明显提高多核处理器利用率。     

基于TMS320C6201的MPEG-4视频编码器的实现

TMS320C6201是美国TI公司生产的一种高性能数字信号处理器。本文介绍如何利用一片TMS320C6201数字信号处理器实现MPEG-4视频编码，并讨论编码器的结构、算法、存储器分配以及程序的优化等同题。