FBGA封装翘曲的黏弹性仿真与验证

窄节距焊球阵列(FBGA)封装在现代电子产品中应用广泛,翘曲是这种条带形式封装结构的一个重要性能指标.封装翘曲主要是在模塑工艺中产生的,一方面是降温过程中材料间热膨胀系数不匹配,另一方面是环氧模塑料(EMC)在模塑过程中的化学收缩造成的.另外,模塑材料后固化(PMC)过程中的应力松弛效应也是影响翘曲的重要因素.运用有限元分析(FEA)方法,研究了热失配、EMC化学收缩及其黏弹性特性三个因素对FBGA翘曲的影响.仿真结果表明,EMC化学收缩可以有效补偿热失配引起的翘曲;同时,EMC应力松弛效应也能明显改善翘曲.FBGA产品在模塑和后固化工艺后的翘曲测量值与有限元预测结果具有较好的一致性.     

DFN封装翘曲和应力分析与优化

回流焊过程中,双边扁平无引脚(DFN)封装会因为巨大的温度变化产生翘曲和应力,影响超高频射频识别(RFID)芯片的性能和可靠性.选取DFN3封装为例从理论方面分析结构和材料参数对封装翘曲和应力的影响,发现减小环氧塑封料(EMC)热膨胀系数(CTE)、增大其杨氏模量均能减小封装翘曲;通过有限元仿真分析得出的结论与理论分析相一致.为了减小封装翘曲和应力,选定具有更小CTE的9240HF10AK-B3(Type R)作为新型EMC.通过有限元仿真结果对比发现,在25℃时,采用新型EMC的封装翘曲增大了 16.8％,应力减小了 4.1％;260℃时,其封装翘曲减小了 45.7％,应力减小了 9.2％.同时,新型EMC的RFID芯片标签回波损耗较之前优化了 6.59％.     

扇出型晶圆级封装中圆片翘曲研究

在扇出型晶圆级封装工艺中,由于芯片材料与塑封料之间的热膨胀系数差异,晶圆塑封过程中必然会形成一定的翘曲.如何准确预测晶圆的翘曲并对翘曲进行控制是扇出型晶圆级封装技术面临的挑战之一.在讨论圆片翘曲问题时引入双层圆形板弯曲理论与复合材料等效方法,提出一套扇出型晶圆级封装圆片翘曲理论模型,并通过有限元仿真与试验测试验证了该翘...     

一种基于板壳理论对芯片翘曲变形的研究

在温度变化过程中,由于芯片封装层叠结构及材料热膨胀系数的不匹配,封装结构会发生翘曲现象。芯片翘曲关乎到电子元器件的可靠性及质量,准确快速地计算翘曲对于封装结构设计及材料选型有着重要意义。基于多层板翘曲理论,建立了一套对芯片翘曲进行计算的双曲率模型。以常规的指纹识别芯片为例,通过实验测量及有限元仿真的对比验证,证明了该理论可以满足工程计算精度。该模型可以拓展到其余多层板结构的翘曲计算,对于优化芯片翘曲设计有重要意义。     

对FBGA封装的块翘曲研究

翘曲是电子封装中评估器件可靠性最为重要指标之一。影响翘曲的因素多种多样,如模塑料(EMC)固化过程产生的化学收缩、芯片厚度和芯片面积等。通过运用有限元分析(FEA)方法,选取以上3个因素,对窄节距焊球阵列(FBGA)封装产品的翘曲进行了研究。在仿真过程中,不但考虑封装材料间热膨胀系数不匹配造成的翘曲,同时引入化学收缩的作用。在载荷施加方面,根据实际的测量方法对传统的约束条件进行了修改。通过模拟计算,可以发现这3个因素对翘曲都有一定的影响,其中芯片面积对翘曲的影响较为显著。通过调整这3个因素可以达到减小翘曲、提高器件可靠性的目的。     

塑封IC翘曲问题

为分析封装材料及模塑过程参数对塑封IC翘曲的影响,本文先介绍塑料四边引线扁平封装(PQFP)使用的环氧模塑化合物(EMC)的热特性。并对不同模塑样品的聚合程度(DOC)、热膨胀系数(CTE)、玻璃转变温度Tg、剪切模量G等,运用各种热分析技术进行测量。结合不同封装过程参数,运用三维有限元分析法进行封装翘曲预测。最后对塑料四边引线扁平封装(PQFP)IC翘曲的测量值与预测值进行比较。     

多目标优化方法在叠层QFN封装结构优化中的应用

文章采用响应曲面法试验设计与有限元仿真相结合的方法对叠层QFN封装器件在热循环条件下进行仿真分析,通过优化结构参数来降低叠层QFN封装在热循环条件下的Von Mises应力和封装翘曲。使用多目标优化设计方法中的统一目标法来综合考虑Von Mises应力和封装翘曲。应用遗传算法对评价函数在约束条件下进行搜索最优解,得出叠层QFN封装结构优化的方案,以提高封装的可靠性。     

多芯片叠层封装中的芯片应力分析及结构优化

针对典型的四层芯片叠层封装产品,采用正交试验设计与有限元分析相结合的方法研究了芯片、粘合剂、顶层芯片钝化层和密封剂等十个封装组件的厚度变化对芯片上最大热应力的影响,并利用找到的主要影响因子对封装结构进行优化.结果表明,该封装产品可以在更低的封装高度下实现,并具有更低的芯片热应力水平及更小的封装体翘曲,这有助于提高多芯片叠层封装产品的可靠性.     

晶圆级封装翘曲研究及仿真自动化

晶圆的翘曲一直是晶圆级封装工艺面临的重要挑战。本文针对晶圆的非线性翘曲现象,分别对多种有限元仿真方法进行比较,并提出了一种基于非对称网格的非线性仿真方法;结果表明,采用非对称网格的方法能够得到与测试结果一致的拱型翘曲,同时仿真与实测误差为2.22%,低于其他仿真方法。利用该方法深入研究了晶圆降温过程翘曲变形的过程,并对模型中EMC厚度进行了参数化分析,揭示了晶圆翘曲随EMC厚度变化的影响趋势。最后本文对美国ANSYS公司的有限元分析软件（ANSYS）进行二次开发,使得软件能够自动、快速、准确地获得晶圆的翘曲结果。     

对表面安装封装体的粘弹性翘曲问题的分析

为了确保表面安装封装体优良的焊点连接,减少LSI封装的翘曲是一关键性的问题。把有限元和各种计算方法进行不同地结合,是研究预测薄型小外形封装(TSOP)翘曲问题的最佳方法。研究结果表明预测翘曲问题最合适的方法是使用多层壳体元缩减切变模量和体积模量,计算出粘弹性GK。所有的计算结果证明化合物厚度比为1.2,会使大芯片TSOP的翘曲问题最小化。对小芯片TSOP而言,化合物厚度比为2.0～2.9,减轻了封装翘曲问题。小芯片TSOP的翘曲显示出严重的鞍形状况。封装的翘曲率及翘曲幅度依赖于模塑料的特性。     

IGBT模块回流焊工艺中预翘曲铜基板的研究

IGBT模块铜基板的平整度对于模块的可靠性至关重要,在工业生产中,往往会通过机械的方法使平整的铜基板预翘曲成凹形,从而达到使铜基板在回流焊之后变得平整目的.基于Anand粘塑性模型,通过有限元的方法建立回流焊工艺模型分析整个回流过程中铜基板翘曲变化.研究了DBC铜层图形对因回流引起的铜基板翘曲的影响,分析了铜基板预翘曲量对回流中基板翘曲变化的影响.研究结果表明,铜层图形对回流中铜基板翘曲的影响较小,预翘曲量的大小对回流中铜基板翘曲变化方向影响较小,回流中基板翘曲变化量近似为一常数.一种有效地分析回流焊工艺过程的方法被提出,为封装工艺工程师提供了重要参考,对工业生产具有重要的指导意义.     

叠层封装技术

首先介绍叠层封装技术的发展现状及最新发展趋势,然后采用最传统的两层叠层封装结构进行分析,包括描述两层叠层封装的基本结构和细化两层叠层封装技术的SMT组装工艺流程。最后重点介绍了目前国际上存在并投入使用的六类主要的叠层封装方式范例,同时进一步分析了叠层封装中出现的翘曲现象以及温度对翘曲现象的影响。分析结果表明:由于材料属性不同会引起正负两种翘曲现象;从室温升高到150℃左右的时候易发生正变形的翘曲现象,在150℃升高至260℃的回流焊温度过程中多发生负变形的翘曲现象。     

低翘曲BGA封装用环氧塑封料开发与应用

随着半导体封装密度的提高,FBGA等单面封装形式被广泛采用。在这些封装中,由于其非对称结构容易发生翘曲,且大面积封装基板也越来越薄,降低翘曲的要求也越来越高。为了减少单面封装的翘曲,有报道称,通过提高玻璃化转变温度(T_g)和降低封装材料的线膨胀系数来降低成型收缩率是有效的。然而,要保持环氧塑封料的高流动性并大幅降低成型收缩率是很困难的。将固化收缩率引入热粘弹性分析技术,明确了BGA封装翘曲的发生机制,采用降低高温弯曲模量的方法可以设计出具有低粘度、高流动性和低翘曲的环氧塑封料。     

超薄芯片叠层封装器件热可靠性分析

采用通用有限元软件MSC.Marc,模拟分析了一种典型的多层超薄芯片叠层封装器件在经历回流焊载荷后的热应力及翘曲分布情况,研究了部分零件厚度变化对器件中叠层超薄芯片翘曲、热应力的影响。结果表明:在整个封装体中,热应力最大值(116.2 MPa)出现在最底层无源超薄芯片上,结构翘曲最大值(0.028 26 mm)发生于模塑封上部边角处。适当增大模塑封或底层无源芯片的厚度或减小底充胶的厚度可以减小叠层超薄芯片组的翘曲值;适当增大底层无源超薄芯片的厚度(例如0.01 mm),可以明显减小其本身的应力值10 MPa以上。     

层叠微芯片封装翘曲行为优化分析

本文以某汽车用芯片为研究对象,研究芯片封装过程结构翘曲优化问题.首先采用Taguchi正交实验设计,结合Moldflow 2016微芯片封装模拟软件,分析各因素对芯片封装过程结构翘曲影响程度及影响规律.选择对芯片翘曲影响较大的因素为响应试验因素,芯片翘曲值为响应目标,进行Box-Behnken试验设计,建立响应面试验因...     

晶圆尺寸级封装器件的热应力及翘曲变形

晶圆尺寸级封装(WLCSP)器件的尺寸参数和材料参数都会对其可靠性产生影响。使用有限元分析软件MSCMarc,对EPS/APTOS生产的WLCSP器件在热循环条件下的热应力及翘曲变形情况进行了模拟,分析了器件中各个尺寸参数对其热应力及翘曲变形的影响。结果表明:芯片厚度、PCB厚度、BCB厚度和上焊盘高度对WLCSP的热应力影响较为明显。其中,当芯片厚度由0.25mm增加到0.60mm时,热应力增加了21.60MPa;WLCSP的翘曲变形主要受PCB厚度的影响,当PCB厚度由1.0mm增加到1.60mm时,最大翘曲量降低了20%。     

粘接工艺对电容加速度计封装应力的影响

为了提高电容式加速度计的输出性能,更好地消除粘接工序引起的封装应力,文中对加速度计的可动结构进行了合理的简化,通过有限元分析对加速度计在工况下的应力场和芯片翘曲进行了模拟仿真,系统分析了粘接材料特性、粘接工艺参数以及应力过渡层结构对可动结构处的应力和翘曲变形量的影响。结果表明：粘接材料的杨氏模量对封装应力影响较大,当杨氏模量大于10⁹ Pa时,封装应力会出现陡增的现象;在满足粘接强度要求下,采用中心粘接方式,可以较好地降低封装应力;粘接胶层厚度在140μm附近时,封装应力达到最低,为5 MPa;添加应力过渡层,调整应力过渡层材质以及上下胶层的软硬程度也可以进一步消除封装应力。     

PBGA固化后产生翘曲的有限元模拟分析

由于PBGA器件中各材料热膨胀系数有差异,固化后易产生翘曲变形。采用有限元模拟法对PBGA器件的EMC封装固化和后固化过程进行了分析。结果表明:固化过程是影响翘曲的关键过程,残余应力增加,翘曲变形有所增加。如固化后最大残余应力为95.24MPa,翘曲位移为0.1562mm;后固化以后最大残余应力为110.3MPa,翘曲位移为0.1674mm,翘曲位移增加值仅为0.0112mm。适当增加硅粉填充剂的含量,可以减小固化工艺后的翘曲变形。     

FOW在叠层CSP封装中的应用

随着电子封装微型化、多功能化的发展,三维封装已成为封装技术的主要发展方向,叠层CSP封装具有封装密度高、互连性能好等特性,是实现三维封装的重要技术。针对超薄芯片传统叠层CSP封装过程中容易产生圆片翘曲、金线键合过程中容易出现0BOP不良、以及线孤（wireloop）的CPK值达不到工艺要求等问题,文中简要介绍了芯片减薄方法对圆片翘曲的影响,利用有限元（FEA）的方法进行芯片减薄后对悬空功能芯片金线键合（Wirebond）的影响进行分析,Filmon Wire（FOW）的贴片（DieAttach）方法在解决悬空功能芯片金线键合中的应用,以及FOW贴片方式对叠层CSP封装流程的简化。采用FOW贴片技术可以达到30％的成本节约,具有很好的经济效益。     

环氧模塑料（EMC）对翘曲的影响与解决方案

翘曲是树脂封装过程中常见的现象，产生封装体翘曲的原因很多，本文主要研究封装树脂环氧模塑料对翘曲产生的影响，并提出有效的解决方案。