忆阻器的建模及高精度忆阻值读写电路的设计

使用现有电路元件设计了一种荷控忆阻器的理论模型。由于把忆阻器应用于存储器、神经网络、信号处理等领域均涉及到忆阻器的读写操作,并且目前忆阻器大多是数字量0和1的操作,没有模拟量的操作。所以利用了荷控忆阻器的电荷特性,给出一种描述如何读取忆阻器的模拟忆阻值的方法。利用了荷控忆阻器的频率特性,设计了一个反馈式忆阻值写电路,该电路能够在忆阻器的阻态范围内进行任意模拟量的写操作。仿真结果验证了设计的正确性。     

第四种无源电子元件忆阻器的研究及应用进展

忆阻器是一类具有电阻记忆行为的非线性电路元件,被认为是除电阻、电容、电感外的第四个基本电路元件。综述了忆阻器和忆阻系统概念的产生与发展过程,实现忆阻功能的几种模型与机理,如边界迁移、自旋阻塞、绝缘体-金属转变、丝导电、氧化还原反应等。阐述了忆阻器和忆阻系统在模型分析、生物记忆行为仿真、基础电路和器件设计方面的应用前景。     

基于忆阻器的低通滤波器设计

忆阻器是一种新型的非线性二端无源器件,具有电阻、电容和电感所不具备的记忆特性.使用忆阻器和由忆阻器构成的忆容等效电路设计了二阶无源低通滤波电路和有源低通滤波电路.SPICE仿真实验结果证实了设计的可行性.所设计的低通滤波电路在电路参数调整和稳定性方面相比于传统的低通滤波电路具有较大的优势.     

纳流体忆阻器数学建模及仿真

本文对纳流体忆阻器进行详细建模,计算出不同浓度条件下纳米沟道表面的电荷密度。通过设置纳米沟道中边界条件,计算在电压脉冲条件下,沟道中界面移动的速率和位移以及每一个脉冲条件下纳米沟道的变化。同时将计算模型结果和实验结果进行对比,发现两者结果非常匹配,为纳流体忆阻器的突触行为提供数学支撑。     

基于忆阻器的模拟人工神经元电路设计

为了解决传统的人工神经元电路难以连续调整和掉电存储权值的问题,使用由忆阻器构成的人工神经突触电路,设计出一种人工神经元电路.SPICE仿真实验结果证实了设计的可行性.所设计的神经元电路,在调整、存储权值方面相比于传统的人工神经元电路具有很大优势.     

基于遗忘效应忆阻器的LIF神经元电路研究

细胞神经网络(CNN)被公认为是一种强大的大规模并行网络架构,能够高速执行运算操作和解决复杂的工程问题,但是目前关于硬件实现神经元的研究处于起步阶段.首先,研究了一个基于SrTiO3(STO)的忆阻仿真模型,并分析了该模型的阻值变化特性与磁滞回线.其次,在此基础上设计了基于忆阻器的LIF神经元电路,验证了忆阻器模型可很...     

基于互补式忆阻器的多路复用器设计与实现

针对现有忆阻器逻辑设计方法所需忆阻器数量较大和操作步骤较多的问题,提出一种基于互补式忆阻器(complementary resistive switches,CRS)的灵活配置同行忆阻器的逻辑设计方法.通过对施加于CRS的高电压设置电压约束,更快速地实现布尔逻辑,并利用该方法实现了四种基本逻辑门,分别是与逻辑(AND)...     

一种改进的忆阻器的SPICE模型及其仿真

忆阻器(Memristor)是一种具有记忆功能的无源电子元件,其概念由蔡少棠于1971年提出.2008年HP实验室发现了一种基于电阻开关的二端非易失记忆器件,从而证实了忆阻器的存在.在研究HP实验室发现的忆阻器的基础上,分析了目前一些忆阻器模型的优缺点,设计了一种改进的忆阻器模型.经过PSPICE仿真验证,该模型成功地模拟了HP实验室发现的忆阻器物理模型的基本特性.     

忆阻器混沌电路的仿真

本文介绍了HP忆阻器的基本概念及数学模型,该模型可以较好地表示HP忆阻器的非线性掺杂漂移性质,将忆阻器用于蔡氏电路,可以得到基于忆阻器的混沌电路。笔者使用Matlab进行系统级仿真,并简要地进行了动力学分析。建立了忆阻器的Orcad模型,对其进行了仿真实验,其结果与HP实验室相同。我们用Orcad进行器件级仿真,为实际的混沌电路提供基础。该数值仿真和电路仿真结果一致,表明该混沌电路是可行的。     

基于忆阻器的乘法器电路设计

忆阻器作为一种非易失性的新型电路元件,在数字逻辑电路中具有良好的应用前景。目前,基于忆阻器的逻辑电路主要涉及全加器、乘法器以及异或(XOR)和同或(XNOR)门等研究,其中对于忆阻乘法器的研究仍比较少。该文采用两种不同方式来设计基于忆阻器的2位二进制乘法器电路。一种是利用改进的“异或”及“与”多功能逻辑模块,设计了一个2位二进制乘法器电路,另一种是结合新型的比例逻辑,即由一个忆阻器和一个NMOS管构成的单元门电路设计了一个2位二进制乘法器。对于所设计的两种乘法器进行了比较,并通过LTSPICS仿真进行验证。该文所设计的乘法器仅使用了2个N型金属-氧化物-半导体(NMOS)以及18个忆阻器(另一种为6个NMOS和28个忆阻器),相比于过去的忆阻乘法器,减少了大量晶体管的使用。     

基于忆阻器的组合逻辑电路设计

基于忆阻器的数字逻辑电路为探索先进的计算体系结构开辟了新的途径。在多种基于忆阻器的逻辑设计方法中,忆阻器比例逻辑(MRL)可以与传统CMOS工艺兼容制备出基本的门电路元件。简化了CMOS结构,仅单独使用NMOS管与忆阻器级联可以实现各种逻辑门单元。随后根据所提出的方案设计了编码器、解码器、全加器、乘法器等,并使用LTspice软件进行信号仿真,模拟结果与真值表完全一致。与传统的逻辑电路进行比较,该设计方案大量节省了元件数量,并且部分电路设计不需要为晶体管提供额外的独立电源,因此应用在更复杂的电路中可以大大节省芯片集成面积,为传统集成电路技术提供了一种有前途的替代方案。     

氧化物忆阻器材料及其阻变机理研究进展

忆阻器是目前材料和电子领域的研究前沿和热点,氧化物材料在忆阻器研究中具有重大价值。本文综述了近年来研究较多的几种典型氧化物忆阻器材料,包括TiO_2、SiO_x、HfO_x、Al_2O_3、ZnO、ZrO_2、TaOx以及ZnSnO_3等,并介绍了导电细丝机制、氧化还原机制、边界迁移机制以及相变机制等四种常见的阻变机理,展望了未来忆阻器材料研究的方向与重点。     

基于忆阻器的自动增益控制电路设计

忆阻器被认为是除了电阻、电容、电感之外的第四个基本电路元件,它是一种非线性二端无源器件,具有“记忆”功能.忆阻器在众多领域中具有巨大的应用潜力,有望推动整个电路理论的变革.介绍了一种改进的忆阻器SPICE模型,在此基础上,设计了一种基于忆阻器的自动增益控制电路.通过SPICE对电路进行仿真,证明该设计是可行的,完全实现了增益的自动控制.     

惠普忆阻电路的线性叠加分析

基于惠普(HP)忆阻器的元件特性,该文分析了惠普忆阻器的数学关系式,惠普忆阻元件的内部状态变量与忆阻阻值之间存在增量线性关系,在外加电压下惠普忆阻器阻值的变化可叠加,得出了惠普忆阻电路具有线性叠加性的结论。通过PSpice电路仿真验证上述结论的有效性和正确性,为叠加定理在含惠普忆阻器及线性元件的线性电路中的使用提供了理论分析支撑。     

忆阻器研究进展及应用前景

回顾了忆阻器的起源与发展,论述了忆阻器的物理特性,重点介绍了TiO2与TiO2–x材料制造的忆阻器特性。探索了忆阻器的功能、应用和有待解决的难题,讨论了忆阻器用于存储器件的优点和结构特点,以及其在模拟神经网络方面的应用前景。     

并联型忆阻器混沌电路设计

利用磁控忆阻器、电感和电容三个元件并联设计了一种新型忆阻器混沌电路。采用常规的动力学分析方法研究了系统的基本动力学特性,例如相图、平衡点稳定性分析、李雅普诺夫指数谱和分岔图。结果表明该系统产生了一类特殊混沌吸引子,且随系统参数改变,系统可以产生丰富的混沌行为。为验证电路混沌行为,利用Pspice进行了相应的电路仿真,仿真结果与理论分析、数值仿真基本一致。     

基于阈值电压的忆阻器模型研究

为了使忆阻器模型更加接近实际器件,提高其电学特性仿真的准确性。文章在惠普实验室提出的忆阻器物理模型的基础上,在Matlab中对忆阻器进行建模,并对忆阻器的模型根据实际器件具有的电压阈值特性进行了改进,仿真结果表明基于改进电压阈值的模型所呈现的电学特性更加准确地反映了忆阻器的输入输出特性。     

基于忆阻器的Simulink模型及其特性分析

忆阻器是纳米级尺寸、非易失性的两端无源性器件,在数据存储、图像处理和模拟神经网络突触等方面有很大的优势。为了研究忆阻器的特性,在理想的忆阻器模型的基础下,搭建了2种不同窗函数的忆阻器Simulink模型。通过Matlab仿真研究了不同的输入激励以及模型的变化对忆阻器的影响,获得了关于忆阻器的许多新特性和一些重要的结果,并与已知的忆容器和忆感器的输入输出特性作了对比,说明忆阻器与忆容器、忆感器具有相似的特性。仿真结果表明忆阻器在应用方面的具有很大的潜力。     

基于混合忆阻器-CMOS逻辑的全加器电路优化设计

将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案。最后,分析忆阻器参数β,V_t,R_(on)和R_(off)对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性。研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2%,CMOS反相器数量减少50%;增大参数β值可提高运算速度,增大忆阻值比率R_(off)/R_(on)可减小逻辑输出信号衰减度。     

忆阻器实现逻辑门的方法研究

在分析忆阻器特性及相关文献的基础上提出了一种只使用忆阻器元件实现基本逻辑门的电路方案,理论分析及Spice仿真实验结果证实了方案的可行性．所设计的逻辑门电路简单,实现的逻辑门无需时序操作就能工作,其在电路尺寸、集成密度、电路功耗等方面拥有很大的优势．