碲镉汞材料非本征掺杂研究的发展

通过对近年来的部分英文文献进行归纳与分析,介绍了碲镉汞 (Hg1-xCdxTe, MCT)非本征掺杂的研究进展。MCT非本征掺杂是指杂质为Hg、Cd或Te以 外的其他元素的情况。描述了MCT晶体结构的基本概念。以一些常用杂质的性质为重点,讨论了MCT掺 杂的基本原理和对杂质的选择方法。在器件设计中控制杂质的空间分布和浓度是十分重要的。     

一种新型低阳极发射效率快恢复二极管

采用局域注入p型离子和高温推结的方式得到高掺杂p+区和低掺杂p-区规律性的浓度梯度变化,研制了新型低阳极发射效率二极管.与常规结构二极管相比,此结构在工艺实现时,制造工艺条件、掩模版数量保持不变,只需设计高掺杂p+区和低掺杂p-区层次掩模版图案,即可实现发射极注入效率的自调节,制造成本低;其反向恢复电荷减小了30.4％,反向电流峰值减小了29％,反向电压峰值减小了6.7％,反向恢复时间减小了11％,开关器件的工作损耗降低,折衷性能更加优良;在VF基本相当的情况下,反向恢复软度特性更优.     

低导通压降MOS控制晶闸管的研制

基于6英寸(1英寸≈2.54 cm)半导体工艺平台研制了一款低导通压降的MOS控制晶闸管(MCT)。通过对MCT正向阻断状态和导通状态的理论分析，阐述p基区结构参数影响正向阻断特性和导通特性的机理。采用Silvaco TCAD软件建立静态特性模型并进行p基区结构参数仿真设计，得到最优掺杂浓度和厚度。结合仿真结果指导工艺参数优化制备MCT芯片，并对封装后器件性能进行了测试。测试结果表明，优化后器件正向阻断电压超过1 600 V,脉冲峰值阳极电流为3 640 A,导通压降在满足2.0 V设计值的基础上降低至1.7 V,正向阻断特性和导通特性均得到提高。     

一款900V VDMOS的VLD终端结构设计

采用横向变掺杂(Varied Lateral Doping,VLD)终端设计,通过推导菲克第二定律得到了线性变化的P阱掺杂曲线边端,并讨论了线性掺杂曲线与终端耐压之间的关系,最终在此基础上设计了一款900 V VDMOS功率器件。在140μm终端长度上仿真实现了947 V的耐压,且最大表面电场强度为1.65×105 V/cm,有效提高了终端的可靠性;与传统功率器件的制造工艺兼容,同时没有增加额外的掩膜与工艺步骤。     

TFT用掩模版与TFT-LCD阵列工艺

薄膜晶体管液晶显示器(TFT-LCD)产业经过20年的发展,其规模已经远远超出10年前的预想,技术发展也呈现出加速进步的趋势.各种新一代光刻技术的出现显著提升了掩模版的制作精度,对其市场价格也造成了不小的冲击.在TFT-LCD阵列基板制造方面,4掩模版光刻工艺技术逐渐成为当今主流,而3掩模版光刻工艺因其技术难度大、良品率低,目前还掌握在少数几家TFT-LCD厂商手中.通过对掩模版的国内外市场行情、技术进展以及掩模版数目与TFT-LCD阵列工艺的关系作全面的阐述,指出加强TFT-LCD掩模版等配套材料的自主研发、采用更加先进的制造技术是简化生产工艺、降低生产成本的有效手段,也是我国TFT-LCD产业下一步努力发展的方向.     

一种高di/dt栅控晶闸管的三重扩散工艺优化

传统栅控晶闸管(MCT)的制造工艺中存在阱区浓度调整与器件性能最大化之间的矛盾,提出了一种具有高电流上升率的制造工艺的优化,实现了具有更高正向电流能力与低阈值电压的MCT器件。结果表明该工艺制造的MCT在脉冲放电应用中电流上升率(di/dt)较传统工艺所制造的器件提高15%,最大工作温度降低33%,热逸散速度提高36%。     

2千兆赫20瓦和4千兆赫5瓦单片晶体管(二)

一、目的(略) 二、技术说明 1.引言合同的第二阶段继续做两方面工作:首先进行L-10设计加工并开始投第一批片子;其次继续进行SB-4000片的工艺串联。 2.L-10掩模版图1(略)是设计的L-10器件;此图为第一阶段工作所制。加工这套掩模版所需要的时间大约六周。因此在本阶段的中途才拿到掩模版。多层外延材料已预先订货,几乎和掩模版同时拿到。这批硅材料的样品所呈现的扩展电阻样品(SRP)数据表明(图2),许多材料由于电阻率或各层厚度不合适而没被采用。图2示出了未被采用的材料     

一种气(Ga)-固(Al掺杂氧化物)-固(Si)掺杂新工艺

针对制造高压晶闸管p型杂质扩散工艺的不足,进行了开管式受主双质掺杂技术的研究.通过大量试验和工艺论证,研制成一种气(Ga) -固(Al掺杂氧化物) -固(Si)掺杂新工艺.经应用证明,该掺杂技术能明显提高器件的电参数一致性、综合性能和成品率,为电力半导体器件研究和生产开辟了一条可行的受主双质掺杂新工艺     

一种气(Ga)-固(Al掺杂氧化物)-固(Si)掺杂新工艺

针对制造高压晶闸管p型杂质扩散工艺的不足,进行了开管式受主双质掺杂技术的研究.通过大量试验和工艺论证,研制成一种气(Ga)-固(Al掺杂氧化物)-固(Si)掺杂新工艺.经应用证明,该掺杂技术能明显提高器件的电参数一致性、综合性能和成品率,为电力半导体器件研究和生产开辟了一条可行的受主双质掺杂新工艺.     

n阱CMOS工艺

本文总结了n阱CMOS工艺的优点.工艺设计的主要考虑是从VLSI观点出发以达到高性能、高速度和高密度并与NMOS工艺相容.应用全离子注入技术、局部氧化方法、n~+掺杂且不含硼杂质的多晶硅栅、等离子体腐蚀以及70nm的薄栅氧化层,制成4μm沟道长度的CMOS电路.通过进一步改进光刻技术,本工艺可用于制造微米级或亚微米级短沟道器件.制作的器件参数和用SUPREMⅡ程序分析和模拟的结果符合得很好.若增加一块制作耗尽型n沟MOS晶体管的掩模版,本工艺也可很容易地扩展成N-MOS/CMOS工艺.     

声表面波器件光刻的衍射效应研究

声表面波(SAW)器件光刻过程中,制作的光刻胶线条宽度与掩模版不一致,特别是不同宽度的非均匀线条光刻后线宽变化值存在偏差。该文研究了接近式曝光衍射效应对线宽的影响,分析了掩模版上线条和缝隙宽度、衍射光强、掩模版与光刻胶间距等参数间的关系。结果表明,通过建立光学模型给出了计算曝光后不同线条宽度变化值的方法,采用程序编程可对掩模版数据中不同尺寸的线条和缝隙宽度进行补偿,实现SAW器件非均匀线条宽度的精确控制。     

650 V IGBT横向变掺杂终端的设计与优化

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)器件的最重要参数之一是击穿电压(Breakdown Voltage, BV),影响IGBT器件BV的因素包括：平面工艺PN结扩散终端、界面电荷、杂质在Si、SiO₂中具有不同分凝系数等。其中影响IGBT器件耐压能力的重要因素是芯片终端结构的设计,终端区耗尽层边界的曲率半径制约了BV的提升,为了能够减少曲率效应和增大BV,可以采取边缘终端技术。通过Sentaurus TCAD计算机仿真软件,采取横向变掺杂(Variable Lateral Doping, VLD)技术,设计了一款650 V IGBT功率器件终端,在VLD区域利用掩膜技术刻蚀掉一定的硅,形成浅凹陷结构。仿真结果表明,这一结构实现了897 V的耐压,终端长度为256μm,与同等耐压水平的场限环终端结构相比,终端长度减小了19.42%,且最大表面电场强度为1.73×10⁵ V/cm,小于硅的临界击穿电场强度(2.5×10⁵ V/cm);能在极大降低芯片面积的同...     

新型功率器件MCT的研究

本文探讨了新型功率器件MCT(MOS控制晶闸管)的结构设计、工艺设计及实施方法。通过计算机工艺模拟,采用SDB(硅片直接键合)、硅栅自对准工艺和多层介质隔离等技术,在实验室制成了MCT样品.测试结果表明.在-12伏的栅偏压下能在5μs内关断42A/cm~2的阳极电流.     

电子束与光学混合制版技术在GaAs器件研制中的应用

介绍了用光学制版设备制作GaAs器件光刻中除栅条掩模版外的其它各层掩模版,用高分辨率电子束制版设备制作线宽≤0.5μm、并能与光学设备制作的各层掩模版精确套刻的栅条掩模版,即电子束与光学混合制版技术。对解决两类制版系统制作的掩模版精确互套的方法、干法刻蚀等工艺过程做了必要的阐述。     

电子束曝光机制作分离掩模版的套准精度

一、前言电子束曝光机制作的高精度分离掩模版,精度高。要检查一套版之间的相对套准精度,往往比较困难。若用掩模版比较仪测量,只能测量相对精度,且精度较低,要测到±0.5μm的相对误差,已属不易。采用光刻工艺来检验掩模版的相对套准精度,尽管和器件生产工艺相容好,但测试周期长;而且由于光刻、腐蚀等工艺过程要带来相当可观的精度损失。因此作为一种工艺考核是可以的,而作为掩模版的套准精度就不合适了。     

TFT阵列工艺简化

三星电子成功开发了3套掩模版TFT阵列工艺技术。一般TFT阵列工艺采用5或4套掩模版技术制作TFT阵列，3套掩模版工艺与4套掩模版工艺相比较，缩短工序，降低生产成本，生产能力提高20％，将增强企业的竞争力。     

金属氧化物半导体控制晶闸管的di/dt优化

金属氧化物半导体控制晶闸管(MCT)相比于绝缘栅双极型晶体管(IGBT)具有高电流密度、低导通压降和快速开启等优势,在高压脉冲功率领域具有广阔的应用前景.作为脉冲功率开关,MCT开启过程对输出脉冲信号质量有很大影响.采用理论分析并结合仿真优化重点研究了MCT开启瞬态特性.通过对MCT开启过程进行详细地理论分析推导,给出了MCT开启过程中阳极电流和上升时间的表达式.结合Sentaurus TCAD仿真优化,将MCT开启过程中电流上升速率(di/dt)由40 kA/s提升至80 kA/s,极大地改善了器件开启瞬态特性.最后,总结提出了提高器件开启瞬间di/dt的设计途径.     

硅基碲镉汞红外探测器表面钝化研究

碲镉汞(Mercury Cadmium Telluride, MCT)材料的表面钝化是红外探测器制备中的关键工艺之一。高性能MCT器件需要稳定且可重复生产的钝化表面和符合器件性能要求的界面。因此,探究MCT表面钝化技术具有重要意义。研究了MCT的分子束外延(Molecular Beam Epitaxy, MBE)原位钝化与磁控溅射钝化两种钝化技术。结果表明,MBE原位钝化膜层的致密性较好,钝化层表面的缺陷孔洞较小,钝化层与MCT的晶格匹配度较好,器件流片的电流-电压(I-V)特性要优于磁控溅射正常钝化。     

MCT与Clustered IGBT在大功率应用中的比较研究

针对两种应用于大功率领域的半导体器件——栅控晶闸管(MCT)和组合式绝缘栅晶体管(CIGBT),采用数值仿真软件进行了比较研究。静态仿真结果表明MCT具有更低的正向压降,只有CIGBT的50%左右,而CIGBT得益于其电流饱和特性,具有更大的短路安全工作区。开关仿真结果表明CIGBT具有比MCT更短的关断时间和更小的关断能量,更适合应用于高频领域。同时研究了MCT和CIGBT在脉冲放电应用中的特性,结果表明MCT具有更大的脉冲峰值电流和更快的电流上升率,并首次论证了脉冲放电过程中器件物理机制的区别。     

掩模版雾状缺陷的解决方案

在光刻波长进入到193 nm之后,雾状缺陷(haze defect)越发严重,研究发现环境是雾状缺陷产生的重要原因.目前晶圆厂主要采用改善掩模版工作环境和存储环境两种方式解决雾状缺陷,通过对这两种方案的对比表明,对掩模版的存储环境进行改善,可有效降低掩模版雾状缺陷的发生频率,提高掩模版的使用寿命,并且整体费用较低,是目前比较可行的方案,掩模版的无S化工艺也是未来发展方向.