缓解电路NBTI效应的改进门替换技术

纳米工艺水平下,负偏置温度不稳定性(negative bias temperature instability,NBTI)成为影响集成电路可靠性的关键性因素。NBTI效应会导致晶体管阈值电压增加,老化加剧,最终导致电路时序违规。为了缓解电路的NBTI效应,引入考虑门的时延关键性的权值识别关键门,通过比较关键门的不同扇入门替换后的时延增量,得到引入额外时延相对较小的双输入的需要替换的门,最后进行门替换。对基于45 nm晶体管工艺的ISCAS85基准电路实验结果显示,在电路时序余量为5%时,应用本文改进的门替换方法电路时延改善率为41.23%,而面积增加率和门替换率分别为3.17%和8.99%,明显优于传统门替换方法。     

基于体效应的SiC MOSFET器件栅极老化监测方法研究

长期以来,栅极老化一直是SiC MOSFET器件可靠性研究的关键,而偏置温度不稳定性则是栅极老化的重要现象。由于栅极老化的偏置温度不稳定性存在应力撤出后的恢复现象,如能在可靠性实验中快速、准确地监测SiC MOSFET器件的栅极老化变化量,对可靠性研究具有重要意义。因此,文中提出一种新的栅极老化监测方法。该方法以体效应下的阈值电压VTH(body)为基础,建立理论模型来描述VTH(body)和栅极老化之间的关系。提出在栅极电压开关过程中从体二极管电压–栅极电压曲线中得到VTH(body)的方法,并详细研究实验参数对VTH(body)的影响。此外,通过高温栅偏实验对VTH(body)的实用价值进行验证,并与栅极老化参数阈值电压VTH进行对比。实验结果证明,提出的新型栅极老化监测方法可以实现栅极老化的快速、准确及非恒温环境监测。     

一种研究PTCR老化特性的新方法

阐述了用复阻抗分析的方法来研究ＰＴＣＲ（正温度第数电阻ＰｏｓｉｔｉｖｅＴｅｍｐｅｒａｔｕｒｅＣｏｅｆｆｉｃｉｅｎｔＲｅｓｉｓｔａｎｃｅ）老化特性的有关方面,重点论述了ＰＴＣＲ的等效电路及其宏微观参数的计算等问题。     

基于PSpice的一种电路温度特性仿真方法

以8K机车辅助逆变器控制板的反激电源为模型,使用PSpice仿真软件对该电路进行针对温度特性的建模和仿真。对实际电路进行温度特性试验,并与仿真结果比较,验证了这种建模仿真方法的有效性。     

基于概率门模型的近似电路可靠性评估

随着近似电路可用性增加,评估其可靠性变得十分必要。基于概率门模型(probabilistic gate model,PGM),提出了一 种精确、高效的近似电路可靠性评估方法。该方法基于概率门模型将电路转换为概率多项式,并对引发相关性问题的扇出端 门电路变量进行降阶操作,从而消除相关性对结果精确度的影响,面向输入向量进行有针对性的可靠性分析,经实验,该方法 比蒙特卡洛方法快5个数量级,快于对比方法近50%,在中大型电路中以相当的速度保证了较高的精准度。并且,基于所提 出的方法使用遗传算法进行了近似电路可靠度界限的搜索,以便辅助设计者评测近似电路的可用性,并针对所研究的问题, 对遗传算法进行了改进,实验结果表明,改进后的遗传算法具有更好的效果,在近似电路可靠度计算和可靠度界限搜索中有 较好效果。     

一种简单,价廉,可靠的母线温度保护电路

一种简单、价廉、可靠的母线温度保护电路ＡＳｉｍｐｌｅＬｏｗｐｒｉｃｅｄＲｅｌｉａｂｌｅＰｒｏｔｅｃｔｉｏｎＣｉｒｃｕｉｔｆｏｒＢｕｓｂａｒＯｖｅｒＴｅｍｐｅｒａｔｕｒｅ西安电力电子技术研究所陆地（西安７１００６１）１引言在电力电子成套装置中，因交...     

一种通用的谐振电路建模方法——正交电路综合法

提出了一种新的建模方法——正交电路综合法,它可用于谐振电路的建模。对于任一个给定的谐振电路,构造一个正交的电路。这两个电路可用于构造一个复数域的复合电路,它的响应的实部和虚部分别与两个正交电路的响应相同。将基尔霍夫电压定理(KVL)应用到复合谐振电路,并分离实部和虚部,可得到两个状态方程。对于谐振DC/DC变换器,其他的状态方程有输出整流部分得到。在状态方程的稳态工作点作小信号扰动,并作LAPLACE变换,可以得到控制到输出的传递函数。用提出的方法分析了串联谐振DC/DC变换器来作为例子,所得到的大信号暂态和小信号传递函数被PSPICE和SIMPLIS仿真所验证。     

一阶电路三要素法的一种证明方法

三要素法是分析一阶动态电路的一种非常重要的方法,教材都是通过求解一阶微分方程,给出了一阶RL电路中的电感电流,或者一阶RC电路中电容电压的三要素求解法,而电路中的其他电流和电压也可以利用三要素法来求解,教材对此一般根据一阶微分方程理论进行推广,或者只是简单说明.利用叠加定理、替代定理和齐次性定理,证明了在直流电源的激励下,一阶电路中的任意电压和电流都可以利用三要素法来求解.     

直流域模拟电路分析的一种方法

通过对一实际电路的具体分析，说明该方法对电子电路状态分析尤其对故障电路的分析，识别以及判定故障元件均有一定的可行性和实用价值。下面和模糊地原理对直流域模拟电子电路工作状态进行分析的基本方法作一简单介绍。     

Device circuit co‐design to reduce gate leakage current in VLSI logic circuits in nano regime

In this paper, nanoscale metal–oxide–semiconductor field‐effect transistor (MOSFET) device circuit co‐design is presented with an aim to reduce the gate leakage curren t in VLSI logic circuits. Firstly, gate leakage current is modeled through high‐k spacer underlap MOSFET (HSU MOSFET). In this HSU MOSFET, inversion layer is induced in underlap region by the gate fringing field through high‐k dielectric (high‐k) spacer, and this inversion layer in the underlap region acts as extended source/drain region. The analytical model results are compared with the two‐dimensional Sentaurus device simulation. Good agreement is obtained between the model and Sentaurus simulation. It is observed that modified HSU MOSFET had improved off current, subthreshold slope, and drain‐induced barrier lowering characteristics. Further, modified HSU MOSFET is also analyzed for gate leakage in generic logic circuits. Copyright © 2015 John Wiley & Sons, Ltd.