S波段谐波混频宽带频率合成器的研制

利用谐波混频技术研制出了Ｓ波段宽带频率的合成器，并给出了测试结果。     

亚毫米波高次谐波混频检测远红外激光

用光学和微波技术设计了一种交叉波导结构的肖特基势垒二极管(S.B.D.)亚毫米波高次谐波混频器,成功地应用于远红外激光检测及其谱线频率的精密测量,并获得满意的结果。     

谐波混频频率合成器技术

文章从理论上推导出了谐波混频频率合成器的环路方程，分析了该技术的难点，关键及实际解决方法。     

基于环内混频宽带细步进频综的设计与实现

基于DDS+PPL环内混频结构,设计了一款频率覆盖范围为4698MHz~8278MHz的宽带频率合成器,实现了1Hz的频率步进,≤-100dBc/Hz@1KHz的相噪;通过引入1:1锁相改善了DDS的输出杂散,实现了全频段65dBc的杂散抑制。论证了综合运用DDS和环内混频技术可提高频率合成器的综合性能,具有良好的应用前景。     

一种超低相位噪声宽带频率合成器的设计

基于对双环频率预置技术和谐波混频技术的理论分析,将混频锁相合成方式与高次倍频合成方式相结合,采用鉴相极性可变的非常规设计,提出一种宽带小步进超低相位噪声频率合成器的低成本实现方案,并对合成器的相位噪声和杂散抑制指标进行了理论分析。试验证明,在8 GHz输出频率下,方案实现了低于-132 d Bc/Hz@10 k Hz的相位噪声和70 d B以上的杂散抑制性能。对宽带超低相位噪声频率合成器的设计具有借鉴意义。     

宽带全相参直接合成频综源设计

文中介绍了一种基于模拟直接频率合成器的宽带全相参直接合成频综源设计方案,该方案综合采用了全相参调制、信道化设计和滤波器带宽控制等技术,设计了系统电路,分析了影响系统性能的主要因素及解决方法,并对系统性能进行了测试,测试结果表明系统实现了宽带小步进频率输出,其相位噪声及杂散电平在全频段内均控制在较低水平。     

基于谐波混频的微波低相噪锁相设计

该设计通过谐波混频的方式实现常规分频式锁相环所难以实现的低相噪指标。在理论分析的基础之上,提出微波低相噪锁相环设计方案,制定实际电路结构,通过对电路的调试达到在5.5GHz频点输出-111.30dBc/Hz@10kHz的相噪指标和-67.33dBc的杂散指标。验证了通过谐波混频的方式实现微波低相噪锁相的可行性。     

Ka频段分谐波混频技术的研究

介绍Ka频段分谐波混频技术,详细描述基于反向并联二极管对式的混频电路,从理论上进行阐述,并应用到Ka频段发射机的变频单元。该变频单元采用二次谐波混频技术,将S频段上变频至Ka频段,本振频率降低了一半;同时完成分谐波混频芯片匹配电路的设计和测试。     

基于DDS的宽带软件无线电跳频系统

介绍了一种ARM系统、WLAN基带处理器和直接数字频率合成(DDS)技术相结合的宽带跳频软件无线电系统。并重点分析了DDS原理和他在该系统中的应用。     

基于DDS技术的多普勒频移模拟器

DDS技术具有捷变频、输出相位连续的特性。在工程应用时通过采用DDS+PLL相结合的方式,可有效克服DDS因直接倍频引入的高输出杂散,同时也可有效提高频率合成器的输出频率。使用该方式解决了小频率间隔与低相位噪声输出之间的矛盾,同时将DDS输出相位连续的特性搬移到了射频频段。基于该技术实现的多普勒频移模拟器通过采用相关算法在L频段上仿真实现了动态的多普勒频移变化,其最大多普勒频移误差小于1Hz。     

UHF宽带数字频率合成器的设计

频率合成器在现代电子系统中应用日益广泛,UHF（超高频）宽带数字频率合成器是地囿数字电视广播覆盖网的重要设备——数字电视激励器和转发器中的主要组成单元。提出了一种UHF宽带小频率步进、低相噪数字频率合成器的设计方法,介绍了系统各部分的设计方法、器件选择、相关参数的计算及PCB（印制电路板）设计,最后给出了系统射频输出信号相噪测试结果,验证了本设计方法的有效性和设计方案的可行性。     

应用于频率合成器的宽分频比CMOS可编程分频器设计

提出一种应用于射频频率合成器的宽分频比可编程分频器设计。该分频器采用脉冲吞吐结构,可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合（SCL）逻辑结构的模拟电路实现,相对于采用数字电路实现降低了电路的噪声和减少了版图面积。同时,对可编程分频器中的检测和置数逻辑做了改进,提高分频器的工作频率及稳定性。最后,采用TSMC的0.13μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200515的分频比,整个功耗不超过19 mW,版图面积为106μm×187μm。     

小型化高性能多模式宽带合成源方案设计

针对现代电子系统和分析仪器对合成源宽频段、多频点和小体积的要求,设计了一种宽带合成源方 案。在锁相环电路的基础上加入可编程逻辑控制电路,运用多模式控制锁相环(PLL)电路中的反馈分频比,使模块 分别实现零、开关和串行外设接口(SPI)三种控制模式,从而获得单点频、多点频和宽频段合成源三种状态。采用 Hittite 公司HMC833LP6GE 集成锁相芯片和Altera 公司EPM570T100C5 的复杂可编程逻辑器件(CPLD)控制器实现 了三模式、频率范围为25 MHz ~6000 MHz,性能指标达到仪器级别的宽带合成源,包括稳压模块在内体积为60 mm× 65 mm×15 mm。     

X波段谐波混频频率合成器的设计

本文主要介绍利用谐波混频技术设计的X波段频率合成器。该频率合成器具有跳频速度快、输出频带宽、相噪低、体积小、重量轻等特点 ,同时没有倍频环节 ,降低了系统的设计难度 ,便于实现。     

X波段锁相混频频率合成器设计

提出了一种低相噪、低杂散的X波段捷变频频合器的设计方案.首先利用P波段数字锁相环产生跳频基准信号,并通过精心选择器件和优化设计环路滤波器改善相噪和杂散性能,再与X波段频标信号上变频,产生所需信号.测试结果为相位噪声≤-91 dBc/Hz@10 kHz,杂波抑制≤-72 dBc,捷变频时间≤90μs.     

一种小型化宽带锁相源

提出了一种用不同频段的频率合成器芯片集成实现小型化宽带锁相源的方案。在小于30mm×20mm的电路板上集成了锁相源所需的全部电路,实现了0.38~4.91GHz的宽带锁相频率源。所设计的频率源在全带宽内输出功率>3.5dBm,相位噪声<-91dBc@1kHz,杂散抑制>76dB。该方案具有非常灵活的可扩充性,能在很小的空间内,进一步实现更宽频带或多频段工作的锁相源。     

基于DDS的RFID频率合成器设计

随着相关技术的不断完善和成熟,RFID 产业将成为一个新兴的高技术产业群,成为国民经济新的增长点.该文根据EPCglobalTM Class 1 Generation 2标准中有关RFID跳频频率的规定,结合RFID射频前端的开发要求,设计出一款新型的RFID频率合成器.频率合成器以Analog Devices Inc公司的时钟集成电路AD9540(内含DDS模块)为核心,通过单片机AT89C51加以配置及控制.输出的DDS跳频信号与800 MHz信号混频得到射频前端所需的832～858 MHz跳频信号,通过滤波及放大最终输出.实验证明,基于DDS的跳频速度快,频率精确度高,各方面性能指标符合标准要求.     

基于锁相环的频率合成器的设计

由频率合成技术获得的信号源具有高频率稳定度和准确度,并且能方便地改变频率,其中频率合成方法有直接式和间接式两种。锁相环频率合成器是目前应用较为广泛的一种频率合成技术。简要介绍了锁相环频率合成器的原理以及集成锁相环CD4046的内部电路构成,给出了一个基于CD4046的频率范围和频率间隔均可调的频率合成器的设计实例。该方案简单易行且易于调试,具有较高的实用价值。     

谐波频率合成器与FSK调制器

利和累加器技术产生频率,这些频率是一些极小频率的谐波连续的排列,采用扩展通道满足高频率的时钟信号。     

一种基于AD9959的频率合成器的设计

直接数字频率合成(Direct Digital Synthesizer,DDS)利用了全数字的结构,通过DAC把数字量的信号转换为模拟量的信号,从而合成所需的模拟频率。DDS拥有直接频率合成技术与间接式频率合成技术的优势。AD9959是一个内置了4个10 bit速度最高可达500 MS/s采样率的DAC的DDS芯片。以DDS原理为依据,采用AD9959芯片,以STC10L08XE单片机为MCU,设计了一种产生高频本振信号的频率合成器,有效应用在音频信号接收机中。