共查询到20条相似文献,搜索用时 125 毫秒
1.
在FPGA的设计过程中,调试与仿真工作需要耗费大量时间。利用C语言相对Verilog语言在过程控制方面具有优势,采取系统C模型通过PLI接口给Verilog模型产生测试矢量,降低了设计仿真工作的复杂度。但是由于当今的Verilog仿真器速度慢,难以满足大数据量和高实时性的仿真要求。通过将设计中验证通过的Verilog模型在FPGA中实现并与PC机通过通信接口实现数据交互,待验证的Verilog模型运行在Verilog仿真器上,构成软硬件协同仿真加速系统,克服了软件仿真慢的特点而实现实时仿真,从而极大的加快了设计的仿真速度。 相似文献
2.
阐述了使用CPLD实现通用PCI扩展总线桥的设计方法,并且介绍了用Verilog HDL语言进行PCI总线目标模块设计的方案,重点叙述了PCI扩展总线桥逻辑设计和Verilog HDL实现模块的设计,并给出了PCI扩展总线桥的仿真时序图. 相似文献
3.
4.
提出一种可实现占空比为50%的7倍时钟分频电路的高可靠性设计方案,并分别给出由分立元件组构和由Verilog HDL语言描述的2种实现方法。与已有方案相比,该设计不仅可以节省器件资源,而且完全避免了冒险现象对于分频时钟波形造成的影响。在Quartus环境下,分别对门级设计和基于Verilog HDL语言的行为级描述进行仿真验证,结果显示该方案合理可行。 相似文献
5.
根据数字通信的AM调制技术原理和CORDIC算法的工作原理,用Verilog语言设计了一种可综合的AM调制器IP核,整个系统在modelsim6.2b上编译并仿真通过,然后下载到EP3C5E144C8的FPGA芯片上,实现了预期的功能,具有较高的工程应用价值。 相似文献
6.
文章阐述了∑-△调制器的基本工作原理,构建了二阶∑-△调制器的基本结构,提出了一种用Verilog HDL语言描述二阶∑-△调制器的实现方法,其中采用了简单的移位方法来描述调制器的四个增益系数,以实现乘法操作,进而减小了芯片的面积。在此基础上,运用MATLAB系统工具建立了二阶∑-△调制器系统的模型,并完成了系统仿真验证。在电路级完成了它的Verilog语言描述,同时运用modelsim仿真工具对电路进行仿真验证,对数据进行FFT分析,最终证明了MATLAB系统模型和Verilog代码的一致性。 相似文献
7.
在数据传输领域中,数据传输量的高速增长,对数据采集和发送以及实时可操控性提出了更高的要求。为解决传统数据传输系统低速率和配置不灵活的问题,设计并提出了一种基于ZYNQ的可配置高速数据传输系统,以满足数据传输系统实时可配置和高速传输的要求。该系统以ZYNQ-7000芯片为核心进行硬件设计,使用C++和Verilog语言进行软件设计。可以通过PC端控制字命令进行配置,实现数据传输控制和以太网传输功能。通过与PC端进行的联机测试,所设计的系统能够实现对数据传输的控制,较好满足稳定性、灵活性以及高速率的要求。 相似文献
8.
利用SystemC实现多核系统的快速建模 总被引:3,自引:3,他引:0
在多核系统设计中,传统的Verilog/VHDL等语言由于仿真速度慢的缺点,不适合多核处理器建模.为实现快速建模,文中利用SystemC对多核处理器进行建模,并且给出了处理器、共享存储区、信号量、邮箱、自旋锁等模块的建模方法.通过详细的性能分析,寻找系统的性能瓶颈并改进设计.在此基础上,采用手动翻译的方法,实现了可综合的Verilog多核处理器模型.仿真结果显示,SytemC模型相对于Verilog模型可以使仿真速度提高约15倍,并且建模简单,周期级的仿真精确性较高. 相似文献
9.
10.
11.
12.
CCD(电荷耦合器件)作为一种应用广泛的新型半导体光电器件,驱动时序电路的实现是其应用的关键问题。提出了基于CPLD(复杂可编程逻辑器件)实现CCD驱动电路的方法。选用Al-tera公司的MAX7000S系列CPLD作为硬件设计平台,运用VHDL对驱动时序电路进行了描述,并给出了部分程序,采用Altera公司的QUARTUSⅡ软件对所设计的驱动程序进行了仿真,并用数字示波器观察输出波形。测量和仿真的结果证明是可行的。 相似文献
13.
14.
15.
16.
17.
在数字逻辑电路设计中,分频器是一种基本电路。通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现非常简单,可采用标准的计数器,也可以采用可编程逻辑器件设计实现。文中的设计利用VHDL硬件描述语言的编程方式,通过MAX+PLIS(Ⅱ)开发软件和ALTERA公司的FLEX系列EPF10K10LC84-4型FPGA方便地完成了各种类型分频比电路的设计。 相似文献
18.
控制电路基于Petri网元件的图形化设计与仿真研究 总被引:1,自引:0,他引:1
Petri网是异步并发系统建模的重要工具,正越来越多地被应用在超大规模集成电路之中,从系统的Petri网模型直接获得相应的逻辑电路是许多学者研究的目标.文章在通用的EDA软件中,使用硬件描述语言建立Petri网元件,并给出了它们的源代码.对于Petri网中的C/E系统,变迁用组合逻辑电路实现,库所用时序逻辑电路实现;而对于P/T系统,为了减少连线,库所和它的输入、输出变迁一起组成一个元件.在对一个受控系统建立了控制器的Petri网模型后,通过调用元件库中的Petri网元件,绘制控制器的Petri网图,经编译、仿真、优化、适配、下载在CLPD或FPGA中,就可获得控制器.Petri网元件与其它电路元件可混合使用,这为控制器的设计与实现提供了一种新的有效途径.文章分别给出了C/E系统和P/T系统的实例,仿真结果表明基于Petri网元件的图形化设计方法的正确性. 相似文献
19.