首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 62 毫秒
1.
王丽芳  吴健学 《电讯技术》2005,45(5):131-134
本文提出了一种采用0.25μm CMOS工艺的高性能的带隙基准参考源。该电路结构简单,性能较好。用模拟软件进行仿真,在tt模型下,其温度系数为9.6 ppm/℃,电源抑制比(PSRR)为-56 dB,电压拉偏特性为384 ppm/V。而在其它模型下,也有较低的温度系数和较高的电源抑制比。  相似文献   

2.
设计了一种具有分段线性补偿的CMOS带隙基准电压源。该电路基于传统带隙基准源,利用MOS晶体管代替双极型晶体管产生正温度系数电流和负温度系数电流,将这两种具有相反温度系数的电流以适当的权重相加到负载电阻,并加入分段补偿电路,在低温阶段,加入一段负温度系数的电流,在高温阶段,抽取部分总电流,从而得到高精度的基准输出电压。在0.5μm CMOS工艺下,使用Cadence Spectre对电路进行仿真,仿真结果表明,在供电电压为5 V时,基准输出电压为1.255 V,在–40~125℃范围内,带隙基准源的温漂系数为1.029×10~(–6)/℃,低频时的电源抑制比(PSRR)低于–75 dB。  相似文献   

3.
一种10-ppm/℃低压CMOS带隙电压基准源设计   总被引:10,自引:0,他引:10  
在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。  相似文献   

4.
传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。  相似文献   

5.
一种低电压的CMOS带隙基准源   总被引:5,自引:6,他引:5  
设计了一种用于集成电路内部的带隙基准源,采用了1.0V/0.18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿,达到降低温度率数的目的,并具有好的电源抑制比。SPICE仿真结果表明,在0℃-100℃范围内度可达到18ppm/℃,其电源抑制比可达到62dB。  相似文献   

6.
传统的带隙基准源电路中存在运算放大器,其性能指标在很大程度上受到运放失调电压(Offset)、运放电源电压抑制比(PSRR)等参数的限制。要想进一步其性能,就需在电路结构上进行改进。 为此,笔者设计了一种新型基准源电路,其采用电流镜复制技术,没有使用运算放大器,避免了运放输入失调和电源抑制比的限制,并利用深度负反馈技术,极大地提高了电源抑制比。  相似文献   

7.
高性能带隙基准电压源的设计   总被引:1,自引:0,他引:1  
本文基于带隙基准电压源的工作原理,实现了一种利用PATA电流产生基准电压的高性能带隙基准源。该带隙基准源温度特性良好,具有较高精度的输出电压,所以使电源管理芯片的工作电压具有更小的温度系数,使芯片工作更稳定。利用Candance仿真器,基于CSMCO.5umCMOSI艺对电路进行仿真,对基准源进行仿真与分析。仿真结果表明,当R2=316时,基准电压有最好的温度特性;并运用cadence软件中的“Calculator”工具计算出在该温度时,带隙基准电压源有最小的温漂系数。  相似文献   

8.
低压CMOS带隙电压基准源设计   总被引:2,自引:0,他引:2  
在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。  相似文献   

9.
一种10-ppm/~oC低压CMOS带隙电压基准源设计   总被引:3,自引:0,他引:3  
在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。  相似文献   

10.
在传统带隙基准电压源电路结构的基础上,通过在运放中引入增益提高级,实现了一种用于音频Σ-ΔA/D转换器的CMOS带隙电压基准源。在一阶温度补偿下实现了较高的电源抑制比(PSRR)和较低的温度系数。该电路采用SIMC 0.18-μm CMOS工艺实现。利用Cadence/Spectre仿真器进行仿真,结果表明,在1.8 V电源电压下,-40~125℃范围内,温度系数为9.699 ppm/℃;在27℃下,10 Hz时电源抑制比为90.2 dB,20 kHz时为74.97 dB。  相似文献   

11.
赵世欣  袁国顺   《电子器件》2006,29(2):322-324
为了简化可变参考电压电路结构,并且降低该参考电压的温度系数,讨论了一种输出可调节的CMOS带隙基准电路。该电路在传统带隙基准电路的基础上增加了一个运算放大器。可以通过调整电阻值来分别调节电流与VBE和VT的比例关系,从而得到任意输出电压的带隙基准源。此外,为了使带隙基准电路能够正常工作,设计了启动电路。通过仔细设计版图和增加电路结构,提高了电路的性能。HSPICE模拟和测试结果表明,所设计的电路具有较高的电源抑制比和良好的温度特性。  相似文献   

12.
在对传统的CMOS带隙电压基准源电路的分析和总结的基础上,集合一级温度补偿、电流反馈技术,提出一种可以在低电源电压下工作,同时输出可调的低温度系数基准源电路。负反馈运放采用差分结构,简化了电路设计;同时放大器输出用作PMOS的电流源偏置,提高了电源抑制比。采用CSMC 0.6μm CMOS工艺实现,版图面积为0.41 mm×0.17 mm。Cadence Spectre仿真结果表明了设计的正确性。  相似文献   

13.
设计一种适用于标准CMOS工艺的带隙基准电压源.该电路采用一种新型二阶曲率补偿电路改善输出电压的温度特性;采用高增益反馈回路提高电路的电源电压抑制能力.结果表明,电路温度系数为3.3 ppm/℃,在电源电压2.7~3.6 V范围内输出仅变化18 μV左右.  相似文献   

14.
蔡敏  李炜 《半导体技术》2005,30(1):76-78
采用温度补偿技术设计了一种高性能的CMOS基准电流源电路,该电路采用N阱CMOS工艺实现.通过Cadence Spectres仿真和测试的结果表明,在-40~85℃的温度范围内,该电路输出基准电流的温度系数小于40ppm/℃,基准电流对电源电压的灵敏度小于0.1%.在3.3V电源电压下功耗仅为1.3mW,属于低温漂、低功耗的基准电流源.  相似文献   

15.
一种CMOS低电压精准带隙参考源   总被引:1,自引:0,他引:1  
基于CMOS电流模式,设计一个可以工作在1V电源电压的低电压带隙参考源。采用0.18μmCMOS工艺模型的仿真结果表明,温度在-20℃~80℃范围内,其温度系数小于10ppm/℃,电源抑制比大于-64dB。芯片面积为53μm×44μm。  相似文献   

16.
一种高精度的CMOS带隙基准电压源   总被引:4,自引:0,他引:4  
设计了一种采用0.25 μm CMOS工艺的高精度带隙基准电压源.该电路结构新颖,性能优异,其温度系数可达3×10-6/℃,电源抑制比可达75 dB.还增加了提高电源抑制比电路、启动电路和省功耗电路,以保证电路工作点正常、性能优良,并使电路的静态功耗较小.  相似文献   

17.
一种高性能CMOS带隙电压基准源设计   总被引:15,自引:2,他引:15  
采用一级温度补偿和电阻二次分压技术设计了一种高性能 CMOS带隙电压基准源电路 ,其输出电压为 0 .2 0~ 1.2 5 V,温度系数为 2 .5× 10 - 5/ K.该带隙电压基准源电路中的深度负反馈运算放大器为低失调、高增益的折叠型共源共栅运算放大器 .采用 Hspice进行了运算放大器和带隙电压基准源的电路仿真 ,用 TSMC0 .35 μm CMOS工艺实现的带隙基准源的版图面积为 6 4 5 μm× 196 μm.  相似文献   

18.
一种低电源电压带隙基准的设计   总被引:2,自引:0,他引:2       下载免费PDF全文
王冬辉  戴庆元  葛启健   《电子器件》2005,28(4):806-808
设计了一种可以工作在1V电源电压下的CMOS带隙基准。普通的带隙基准是通过VBE(双极型晶体管的基极-发射极电压)和kVT(VT=k·T/q)的和来实现输出基准电平,由于器件本身的特性而决定了其输出电平一般在1.25V左右。本文的带隙基准通过两个分别正比于VBE和kVT和的电流的叠加来实现低电平输出。使用SMIC0.35um模型仿真,得该电路的输出电平为506mV。  相似文献   

19.
一种二阶补偿的低压CMOS带隙基准电压源   总被引:3,自引:0,他引:3  
杨鹏  吴志明  吕坚  蒋亚东 《微电子学》2007,37(6):891-894,898
设计了一种利用不同材料电阻的比值随温度变化的特性进行二阶补偿的低压带隙基准电压源。通过温度补偿电阻进行电平平移,提高运放的共模输入范围,以降低运放对电源电压的限制。仿真结果表明,该电路输出电压为1.165 V,在-40~125℃范围内,温度系数为4.5 ppm/℃,电源抑制比达到60.6 dB。电路工作在1.5 V的电源电压下,最大消耗15μA电源电流。  相似文献   

20.
一种高精度CMOS能隙基准电压源   总被引:5,自引:2,他引:5  
设计了一种采用0.6μm CMOS数字工艺的高精度能隙基准电压源。它具有结构简单、性能优异的特点,该电压源主要用于智能电源控制器,其温度系数可达15ppm/℃,输出电压变化率仅为18μV/V。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号