共查询到20条相似文献,搜索用时 15 毫秒
1.
图1(a)所示的简单电路可把一台放大器转变成一个单触发电路。在加电之后,我们假定IC_1的输出电压为高电平。于是,C_1两端的电压增加,直到它大于IC_1正向输入端上的电压为止。在这一时刻,IC_1的输出电压变为低电平。 相似文献
2.
CC4528是CMOS双单稳态集成触发电路,它有两个可再触发端A端与B端。若用脉冲上升沿触发,触发信号从A端输入,B端要接高电平;若用脉冲下降沿触发,触发信号从B端输入,A端要接低电平。CD是复位端,低电平有效。它有Q和Q两个互补输出端,产生一个精确的有较宽范围的输出脉冲,其宽度和精确度由外部时间元件R_x、C_x确定。图1是CC 4528的管脚排列。图2是逻辑图。其真值表如附表所示。 相似文献
3.
<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1~D4上的预置数传送到各计数单元的输出端Q1~Q4。然后,PE端恢复成高电平时, 相似文献
4.
4.按键式密码开关电路线路如图1所示。它是用一片“十进计数/时序译码器”CD4017组成的按键式密码开关电路。图2是CD4017引脚排列图,表1是功能表;图3是其工作波形。CL与(?)是输入端,若用脉冲上升沿触发,触发脉冲从CL端输入,要求(?)端接低电平;若用脉冲下降沿触发,触发脉冲从(?)端输入,要求CL端接高电平。CD4017有Y0~Y9十个译码输出端,每 相似文献
5.
大家知道,精密A/D转换需要脉冲触发比较器.右图a为与时钟信号同步的脉冲触发比较器.这个同步比较器可消除输入信号经过上、下限阈值时,因无同步时钟脉冲引起的(竞争)失误. 当输入信号上升到上限阈值以上时,比较器IC1A负跳变使IC2A置高电平输出,当输入信号下降到下限阈值以下时,比较器IC1B产生负跳变,使IC2A清零置低电平输出(见图b). 相似文献
6.
7.
《电讯技术》1989,(3)
如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍, 相似文献
8.
译码器在数字系统中有着广泛的应用,笔者在门电路测试仪中,将译码器作为测试信号源应用。下面作一介绍。我们知道,作为门电路的功能测试,其测试信号有下述特点: 1.对于与门(与非门、异或门),依次给输入端加“0”信号,其余输入端加“1”信号,若门电路输出为低电平(高电平),说明输入端无开路故障,否则,说明输入端有开路故障;如果门电路所有输入端都加“1”信号,若输出为高电平(低电平),说明输入端无短路故障,否则,输入端有短路故障。 2.对于或门(或非门),依次给输入端加“1”信号,其余输入端加“0”信号,若门电路输出为高电平(低电 相似文献
9.
暂存器是数字系统中不可缺少的一种电路元件,在电子计算机和一般自动控制仪器仪表中常被来用,在系统中用作电路输出的暂时记忆。 图1是系列机联合设计介绍的暂存器的逻辑图,其中C_p是控制端,Q是数据输出端,Q是它的反码输出,其数据输入端D扩展成九个端子 D=D_1D_2D_3 D_4D_5 D_9D_(10) D_(11)D_(12) 在C_p为高电平时电路不动作,C_p为低电平时Q跟随D发生变化,当C_p再次变为高电平时Q维持在正跳变时D的状态,不受随后D变化的影响,其波形如图2所示。 相似文献
10.
11.
利用Multisim软件自动设计和分析555定时器、单稳态触发器和报警器电路。结果显示:555定时器的触发端为低电平时,输出端为高电平;触发端为高电平时,输出端为低电平。单稳态触发器的输出脉冲的宽度tW与电阻R、电容C的大小有关,调整R,C的数值,就可以改变输出方波的宽度。报警器电路中,左振荡器输出为低频振荡,右振荡器输出为高频、变频振荡。 相似文献
12.
一、抗脉冲性噪声的VL-Digital电路
一般的PWM变换电路如图1所示的那样,因电压比较器对三角波和模拟输入信号的瞬时值进行比较,当输入信号比三角波的电平高时电压比较器的输出为1(高电平),当输入信号比三角波的电平低时输出为0(低电平), 相似文献
13.
李步峰 《信息技术与信息化》1995,(2)
74LS373在单片机接口中的应用李步峰74LS373作为三态8D锁存器,结构和引脚分别如图1、图2所示。其中:a.1D~8D为数据输入端b.1Q~8Q为数据输出端c.E为输出控制端,当E为低电平,允许1Q~8Q输出到OUT1~8上,当E为高电平时,... 相似文献
14.
<正> 8.十挡互锁触模开关 十挡互锁触摸开关电路见图8。F1、F2组成时钟脉冲振荡器。由于CD4017的EN端通过一10M电阻接高电平,故时钟被抑制。当用手触摸某一触片时,如果与其相连的输出端为高电平,则电路无任何反应;如果为低电平,则相当于将EN端接低电平,故CD4017开始计数,直至与融片相连的输出端输出高电平为止。由此形成触摸互锁。 相似文献
15.
<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。 相似文献
16.
17.
同步脉冲触发比较器消除误差 总被引:2,自引:0,他引:2
大家知道,精密A/D转换需要脉冲触发比较器。右图a为与时钟信号同步的脉冲触发比较器。这个同步比较器可消除输入信号经过上、下限阈值时,因无同步时钟脉冲引起的(竞争)失误。当输入信号上升到上限阈值以上时,比较器IC1A负跳变使IC2A置高电平输出,当输入信号下降到下限阈值以下时,比较器IC1B产生负跳变,使IC2A清零置低电平输出(见图b)。IC2B为时钟同步D触发器,其特点是输出比输入延迟一个时钟周期。显然,为了能使比较器稳定可靠地工作,同步时钟信号频率必须比输入信号频率适当地高一些。同步脉冲触发… 相似文献
18.
自制家电红外遥控交流开关 总被引:1,自引:0,他引:1
<正> 目前人们的文化生活丰富多彩,很多家庭拥有大屏幕彩电、影碟机、卡座、收音头等音源设备,而且大多采用红外遥控器,使控制功能大为增加,但不足之处是它们都没有机外遥控交流开机与关机功能。本文介绍一种家电机外遥控交流开关,对原有机器不作任何改动,使用十分方便。 1.电路工作原理 线路如图1所示。IC1是一八进制计数器,EN端是负脉冲触发输入端,另一正脉冲触发输入端CL应接高电平。V1是一光敏三极管,无光照射时V1呈高阻,其集电极电位为高,IC1的EN端不触发;有光照射到V1上时,V1呈低阻,其集电极电位由高跳变为低,这负跳变触发IC1计数。随着IC1计数脉冲不断输入,其输出端Y1~Y8依次为高电平,这种“顺序选择”方式在使用时颇感不便。故在Y2~Y5四个输出端各加一个RC延迟电路,使之变为“随意选择”了。 相似文献
19.
<正> 数字锁专用集成电路LS7225是由美国LSI公司为自动保安装置而设计的。该集成电路采用PMOS工艺,外围元件少,安装方便,使用LS7225可以开发出很多应用电路。 图1为LS7225的管脚图,图2为LS7225的电原理方框图。图中I1、I2、I3、I4(即11~14脚)为顺序输入选择端。当一串正信号按先后顺序输入(11)、(12)、(13)、(14)脚时,次序存贮器被置位,使⑧脚输出翻转为高电平,⑦脚输出为低电平,同时⑨脚输出一个短脉冲。若(11)脚外接一个电容器,则其容量既可控制⑨脚输出的脉冲宽度,又可限定正确输入密码I1、I2、I3、I4的时间。如在限定时间内不能正确送入四位密码,或者I3、I4键入次序相反,或者按错了复位键,则⑤脚输出一个脉宽为15μs的正脉冲,可用来驱动报警装置。 相似文献
20.
<正> 门电路和触发器是构成数字电路的两大单元电路。在选购与使用之前,有必要对门电路和触发器好坏进行判别。下面介绍判别门电路和触发器好坏的两种简单方法,供读者参考。 1.判别门电路好坏的方法 门电路的好坏是根据不同门电路的逻辑特性来判别的。现以图1所示的CMOS“与非”门CD4011为例来加以说明。“与非”门的逻辑特性是:当所有的输入端全部为高电平时,输出为低电平,即“全高出低”;而只要有一个输入端为低电平,输出就为高电平,即“有低出高”。CMOS电路供电电压 相似文献