多处理器片上系统中实时自适用仲裁器的设计与分析

多处理器片上系统在单芯片上集成了多种指令集处理器,可完成复杂完整的功能。通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降。提出一种实时动态自适应仲裁器,它既可以考虑实时要求,又可以自动调节各个处理器占据的总线带宽,避免饥饿现象。基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了49％的延迟时间,并且能更好地控制各处理器的总线带宽。     

一款基于多处理器片上系统的动态自适应仲裁器

随着深亚微米工艺技术的发展,同一芯片上集成多个处理器得以实现.通信架构是多处理器片上系统的瓶颈,而高效的仲裁器可以解决多个处理器同时访问共享资源引起的冲突和竞争,从而防止系统性能的下降.提出一款算法简单的动态自适应仲裁器.它可以自动调节各个处理器占据的总线带宽,避免饥饿现象.基于多处理器仿真平台的实验结果显示它比传统的仲裁器减少了68%的任务完成时间,缩短了78%的总线等待时间,并且能更好地控制各处理器的总线带宽.     

基于传输时间精确预测的片上总线仲裁算法

片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能够精确地预测在当前仲裁机制下各个请求的完成时间.因此能判断哪些主设备的实时性可能会被违反,从而提前改变总线仲裁策略以满足各主设备实时性要求.同时,采用该算法后仲裁器并行比较主设备的实际传输带宽和需求带宽的差别,及时调整优先权以实现对带宽的精确分配.实验结果表明,该算法比常见的5种算法在实时性要求满足百分比方面平均提高66.47％,很好地满足了各主设备在各种情况下的强实时要求.     

可重构多路仲裁器

多路仲裁器的设计不仅涉及到协议实现,还必须考虑复杂的时序控制,根据具体应用的不同设计的特异性较强.提出了模块化的可重构多路仲裁器结构并进行了具体设计.可重构多路仲裁器能够进行仲裁逻辑的动态重构,可方便地适应不同规模和复杂度的通信要求,并规则地解决了异步时钟域信号转换的问题,使得仲裁器具有一定的可变性和快速实现性,其设计模式能适应较大范围接口应用.     

多机多级动态优先级总线仲裁器的研究

在紧耦合多处理机系统中，总线仲裁器的设计是影响系统性能的关键问题，本文提出了一种多机多级动态优先级总线仲裁器的设计方案，给出了其逻辑仲裁关系表达式和数学模型。．     

紧耦合多处理机系统中实时资源仲裁器研究

紧耦合多处理机技术应用于实时系统中时，共享ＲＡＭ仲裁器的设计是影响系统实时性的关键问题，本文提出了一种多机多级动态优先级仲裁器的设计方案，给出了其逻辑仲裁关系表达式和数学模型。     

基于FPGA的双机容错仲裁器研究与设计

仲裁器是双机容错系统的关键部分。本文首先分析仲裁器的功能结构,分析双机系统的故障类型和检测方法,然后在FPGA芯片上,采用片内三模冗余技术和少数表决器方法设计仲裁器,并进行部分重配置设计。解决仲裁器的单点故障和故障累积问题,实现高可靠性的仲裁器设计,并设计相关测试方法完成测试工作。     

多路有序优先级和有序环形仲裁器设计

为解决传统仲裁器不能记忆请求顺序的问题,设计多路有序优先级仲裁器和有序环形仲裁器。通过先入先出(FIFO)电路来保存请求的先后顺序,将FIFO电路分别与优先级仲裁器和环形仲裁器组合,从而构成有序仲裁器。实验结果表明,该设计能简化复杂度,提高仲裁器处理请求能力,但延时和面积性能略有下降。     

自调整附加权动态仲裁算法

基于总线的SoC存在多模块对总线的抢占问题,仲裁机制可解决抢占引起的冲突和竞争,提高系统性能,为此提出一种自调整附加权动态仲裁算法.首先在每轮仲裁开始时预先判断工作环境,针对不同工作环境改进请求信号,判定工作重点是快速响应或复杂目的带宽分配;然后结合RR仲裁算法和FP仲裁算法的优势完成仲裁.在NINP模型下,采用65 nm CMOS工艺的Xilinx Virtex5进行验证的结果表明,与传统的仲裁算法相比,文中算法具有更好的带宽分配功能,避免了"饥饿"和"独占"现象,总线利用率提高了11.3%~56.3%;该算法逻辑简单,容易实现,能满足多种环境下基于总线的SoC应用.     

基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列（FPGA）设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则．选用分布式仲裁结构．利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计．实现基于FPGA的PCI总线仲裁器。     

基于MPEG4的网络摄像机的设计与实现

网络带宽是制约网络摄像机性能的“瓶颈”之一,为此,提出一种基于MPEG4的网络摄像机的设计方案,给出了它的软硬件设计方案,并使用PNX1301芯片实现了整个系统,重点介绍了PCI总线仲裁器的设计和实现。     

一种AHB2AHB桥的设计与实现

介绍一种跨时钟域的32位AHB总线桥的设计与实现。通过采用状态机设计以及使用预防死锁与解除死锁相结合的方法解决死锁,使得该桥支持读写burst、读预取、总线抢占式仲裁等多种操作并且简化了设计。性能测试表明,该桥能极大提高复杂SoC系统的系统带宽和时序性能。     

一种基于FPGA实现的高速多路交换开关

多路交换开关是高性能交换部件的核心。本文描述了基于Xilinx公司Virtex-Ⅱ系列FPGA的特点设计和实现的一种高速多路交换开关,它由输入信道组织、内部无阻塞crossba r交换和仲裁调度器三部分组成。仲裁调度器的设计是多路交换开关的关键,申请和仲裁许可的完成时间关系到整个实现的综合频率和性能。我们提出一种改进的行波流水仲
裁器设计,它公平有效,工作频率达到135MHz,在实际应用中效果良好。     

支持多优先级分组交换调度算法研究及其调度器设计

输入缓存交换结构的特点是缓存器和交换结构的运行速率与端口速率相等、实现容易,但存在队头阻塞。如果采用虚拟输出排队方法和适当的分组调度算法可予以消除,使吞吐率达到100%。文章首先研究讨论了并行迭代匹配算法,滑动迭代匹配调度算法的基本原理、迭代仲裁步骤及其硬件实现;对高速分组交换调度算法的性能进行了分析比较。然后给出了在高速输入队列交换机中实现多优先级调度算法的调度器设计与实现方案。经设计实现证明高速分组交换调度算法不仅硬件实现简单,而且具有良好的特性。     

两级循环优先算法在PCI仲裁器上的实现

循环优先仲裁算法具有现实公平的特点,介绍了两级循环优先仲裁算法,并给出了该算法在PCI总线仲裁器上的实现方案。将PCI总线主设备分为优先权不同的四个层次,通过对各层次总线主设备的检测实现仲裁。由于采用了设备申请号寄存器组记录总线状态,避免了复杂状态机的设计,该方案可灵活应用于不同数量设备的PCI系统,具有很好的可扩展性。     

MIPS系统中北桥的FPGA设计

介绍了一个用 FPGA开发的用于 MIPS系统的北桥设计 ,主要包括北桥的结构框架、设计思想和技术特点等内容 ,并结合同类型的国外产品进行了性能上的比较和测试 ,得出的结论是此设计的大部分指标均达到或超过同类产品