基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

宽带雷达接收机数字下变频技术研究

数字下变频（Digital Down Conversion,DDC）是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求.针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统.     

基于多相滤波的高效数字下变频设计

航天测控系统中,随着对抗干扰能力、测量精度要求的提高,信号带宽已由几十兆赫兹发展到百兆赫兹量级甚至更高,此时采用传统的方式完成数字下变频已经不再可行。分析了一种基于多相滤波结构的数字下变频方法,并通过FPGA实现验证了在低频下完成高速数据流下变频是现实可行的。从占用FPGA资源对比证明了提出的方法相对于传统下变频法有较大的优越性。     

宽窄带通道复用数字下变频设计

针对雷达系统小型化的应用需求,数字中频采样改变宽带和窄带通道独立采样、不同中频的传统硬件实现架构,将宽带/窄带信号在同一采样率、同一中频进行通道复用采样。通过宽带并行多相数字下变频、分数抽取数据率转换和窄带级联滤波数字下变频等算法,实现不同带宽和不同基带数据率信号的预处理。这种通道复用采样方式和基于FPGA的不同算法架构,能够有效地节省硬件布局空间,并实现宽窄带信号的数字下变频预处理。     

一种基于FPGA的数字下变频算法研究

在宽带中频软件无线电系统中，数字下变频(DDC)是其核心技术之一。介绍了数字下变频的原理，给出了一种基于FPGA的数字下变频算法，讨论了DDC算法中的关键部分数字锁相环(DPLL)、数字滤波器(DF)和数控振荡器(NCO)的实现，并且比较了这种算法与其他实现方法的优缺点。最后对该算法进行了仿真验证。     

一种宽带中频数字化处理平台

为解决软件无线电领域无法实时处理宽带中频信号的问题,研究了软件无线电中频数字化处理技术的基础理论和关键技术。设计实现了基于CPCI架构的中频数字化处理平台,介绍该平台的设计原理,并给出平台所用器件的原理框图。借助摩托罗拉超短波电台调制信号,通过该平台上实现的数字下变频和基于正交解调的FM算法对该信号的成功处理,验证了该设计平台能够实时处理宽带中频信号。     

数字中频式频谱仪的分辨率带宽设计

介绍了数字下变频技术在数字中频式频谱仪中的应用原理。给出了采用FPGA硬件方式设计数字中频处理模块中的正交解调、抽取滤波器、FIR滤波器等关键组成部分,从而实现对高采样率的中频信号进行实时多抽样率处理,以获得可控分辨率带宽的设计方法。     

AD6636在宽带数字中频接收机中的应用

数字下变频技术是软件无线电的关键技术之一.本文介绍了AD公司新近推出的高性能数字下变频（DDC）器件AD6636的主要特性和工作原理,通过对宽带和窄带信号滤波器的仿真结果,提出了在数字中频接收机（DIFR）的设计中,能够利用AD6636片内高精度的数字正交下变频器和抽取滤波器,同时利用FPGA实现宽带滤波,可以弥补AD6636的宽带滤波性能较差的缺陷,从而实现宽带数字滤波.     

基于16相快速滤波实现采样率4~8 GS/s中频信号预处理

在机载雷达或电子战接收系统对大带宽数字中频信号的预处理过程中,针对传统并行多相滤波方式存在FPGA乘法器资源消耗过多的缺陷,提出对并行多相分解系数进行快速滤波算法构建,实现高速ADC采样率在4~8 GS/s之间的数字下变频处理。即先将高速中频采样信号解析为并行32支路,再通过数字混频及2倍抽取将基带复信号的并行度降至16,最后基于短卷积算法构建的16相快速滤波架构,实现对高采样率、大带宽信号的数字下变频预处理。通过基于并行16相快速滤波算法的宽带数字下变频设计与应用,将FPGA乘法器资源降至传统并行多相滤波方式的32%左右,大幅节省资源并提升单片FPGA对多通道、高采样率中频信号的预处理能力。     

应用于宽带信号接收的多相滤波正交变换技术

针对目前成熟的模拟正交变换处理的信号大多属于窄带信号,而数字处理方法中的希尔伯特正交变换受到带宽限制,不能很好地应用于中频宽带信号的接收。提出应用多相滤波正交变换的方法实现中频频段宽带信号的接收前端处理。该方法可很好地解决宽带接收信号的数字下变频正交变换的问题,并且适合在FPGA上实现,应用于工程实时处理。     

宽带数字下变频的一种高效实现结构

宽带数字接收系统要以大的调谐带宽截获窄带信号,要求数字下变频器具有高的数据率和快的调谐时间,现有的商用数字下变频器不能满足这些要求。本文提出一种高效实现结构,综合利用DFT滤波器的灵活性和多相滤波的高效性,按照先抽取数据,再低通滤波、混频的顺序,较好地解决了硬件速度和高速数据流不匹配的问题。计算机模拟结果证明了处理结构的有效性。     

基于并行FIR滤波器结构的数字下变频

对宽带信号进行并行处理,可同时满足低功耗和实时性的要求,已成为目前宽带信号处理的研究热点。本文提出了一种可在FPGA中实现的并行快速FIR滤波器设计方法。该方法通过应用并行多相处理技术中的一种新型分布式处理算法,在滤波器结构上实现了多级级联的形式,增强了中频处理的灵活性和通用性,节省了硬件开销。仿真结果表明,该算法很好的解决了原始低通滤波器速度跟不上A/D采样率的问题,把采样率提高到了320MHz以上。同时该方法应用软件实现并行信号处理,避免了使用DDC专用芯片,具有较强的通用性,可以很好的移植到其他CPLD中。     

变带宽宽带数字下变频器的设计及其FPGA实现

针对宽带数字接收系统要求处理带宽可变和高度抑制干扰的特点,从传统的基于多相结构的宽带DDC出发,引入窄带DDC中整形滤波的概念,设计了带宽可变、阻带抑制高的变带宽宽带DDC,且在FPGA上实现并验证了其设计的有效性。     

Reconfigurable channel filtering and digital down conversion in optimal CSD space for software defined radio

Software defined radio (SDR) is a platform for using the same hardware to support multiple wireless communication standards. The channelizer in the SDR is used to separate the channels from the wideband signal. The features required for using the same hardware to switch between different standards are reconfigurability and low complexity. To achieve this, we use a variable bandwidth filter (VBF) with facility for the reduction and enhancement of the bandwidth, without changing the filter coefficients. This paper proposes an optimal and multiplier-less implementation of a baseband channel filter for supporting the bandwidth requirements of various wireless communication standards. This paper also discusses the concept for using it as a multi-band SDR channelizer for the direct conversion of signals from a wideband input to the baseband signal without using an intermediate stage. Frequency response masking (FRM) filter with continuous coefficients is designed and modified harmony search algorithm is used for finding the optimal canonic signed digit representation for the multiplier-less implementation. This reduces the complexity and power consumption. The VBF with the optimized FRM filter is evaluated for the selectable bandwidths starting from 1.25 to 8 MHz, which covers the bandwidth requirements of a wide range of wireless communication standards.     

可变带宽OTA—C连续时间低通滤波器设计

实现了一种全集成可变带宽中频宽带低通滤波器,讨论分析了跨导放大器-电容（OTAc）连续时间型滤波器的结构、设计和具体实现,使用外部可编程电路对所设计滤波器带宽进行控制,并利用ADS软件进行电路设计和仿真验证。仿真结果表明,该滤波器带宽的可调范围为1～26MHz,阻带抑制率大于35dB,带内波纹小于0．5dB,采用1．8V电源,TSMC 0．18μm CMOS工艺库仿真,功耗小于21mw,频响曲线接近理想状态。     

车载雷达信号接收机的数字下变频研究和实现

在车载雷达信号接收机中,由于雷达信号的中心频率远大于信号带宽,故需要通过数字下变频获取雷达的基带信号。因此,设计一种采用A/D采样芯片对雷达信号进行采样,并在FPGA中实现数字下变频的信号接收机,为满足设计要求还设计了一种基于多相滤波结构的数字下变频算法。运用Matlab对该算法进行研究和分析,并且在FPGA中进行了仿真实现,其结果表明,设计的数字下变频算法不仅能准确地得到基带信号,还可简化雷达信号接收机系统,对车载雷达信号接收机系统的进一步完善具有重要意义。     

Novel approach to the design of I/Q demodulation filters

A novel filter design approach to digital I/Q demodulation is proposed. Two possible realisations are presented using this approach. The first one is based on the highpass filter method which is suitable for B⩽f₀ and while the other realisation is based on the lowpass filter method suitable for B⩽f₀, where B and f ₀ are the IF signal bandwidth and the IF frequency, respectively. Both new realisations maintain the advantages of an earlier lowpass approach such as zero DC offset, matched channel frequency responses, and good performance over a wide bandwidth. At the same time, the new highpass filter realisation method possesses higher computational efficiency than other wideband approaches reported in the literature     

基于多相滤波的宽带数字接收机二次变频设计

分析了基于多相滤波结构的宽带侦察接收机中频数字信号下变频处理方法。在简要说明多相滤波结构的基础上,介绍了基于多相滤波结构的数字下变频实现方法,重点分析了一种二次变频结构,该结构可以极大简化接收机设计,且具有很大的灵活性。最后通过Simulink仿真验证了该结构的合理性和正确性。