片上多机系统动态总线仲裁器设计与应用

通过对现在存在的仲裁器类型进行研究,设计了一种基于FIFO状态的动态仲裁器,解决了传统仲裁器对带宽响应不足的问题。同时在Altera芯片构造的片上多机系统中进行了仿真测试,证明了该设计在不影响请求响应时间的基础上,能动态调整处理机的带宽比率,满足设计要求。     

基于FPGA的PCI总线仲裁器设计

利用现场可编程门阵列（FPGA）设计PCI总线仲裁器,以适应各种不同要求的应用场合。遵循总线仲裁循环优先级算法原则．选用分布式仲裁结构．利用VHDL语言将PCI总线、总线仲裁器和功能模块进行联合优化设计．实现基于FPGA的PCI总线仲裁器。     

紧耦合多处理机系统中实时资源仲裁器研究

紧耦合多处理机技术应用于实时系统中时，共享ＲＡＭ仲裁器的设计是影响系统实时性的关键问题，本文提出了一种多机多级动态优先级仲裁器的设计方案，给出了其逻辑仲裁关系表达式和数学模型。     

分布式总线仲裁器的设计

本文介绍了两种分布式总线仲裁器的设计，一种蜞于优先权仲裁策略，一种蜞于请求时间的公平仲裁策略，另外，还介绍了一种利用时间计烽器实现紧急请求的方法。     

多机多级动态优先级总线仲裁器的研究

在紧耦合多处理机系统中，总线仲裁器的设计是影响系统性能的关键问题，本文提出了一种多机多级动态优先级总线仲裁器的设计方案，给出了其逻辑仲裁关系表达式和数学模型。．     

PCI总线加权优先循环仲裁算法

文章介绍了在PCI系统结构中新的总线仲裁机制,提出了加权优先循环算法。该算法是基于优先算法和公平循环算法的访问策略,它的特点是避免了优先算法中高优先级的PCI主设备在重新请求访问总线时独占总线,同时也解决了公平循环算法中各主设备对总线访问的平均性问题,使得仲裁器可以根据不同设备的性能要求,分配不同设备不同加权因子,使高性能和高速度设备能及时访问总线,降低访问延迟时间。     

随机争用仲裁器

在一些对资源使用率经常发生变化的系统中，采用固定仲裁准则的裁器不很理想，文章提出利用随机争用仲裁方法来设计仲裁器，可以很好地解决公平竞争和优先竞争以及竞争概率调节的问题，并给出了均匀分布优先分布的几组识别码以及仲裁器的基本结构。     

一种紧耦合多处理机系统及其数据优先级的实现

本文提出了一种共享存储器的多处理机结构，讨论了它的工作原理，给出了系统共享资源仲裁器方案及其数据优先级的实现算法和数学模型。     

多处理机系统的总线仲裁机构

多处理机系统的总线仲裁机构的设计和使用直接影响系统的效率.本文介绍了多处理机系统的总线仲裁机构的原理及串、并行两种方式的总线仲裁器.分析了总线仲裁机构可能发生的错误动作.最后给出一个系统总线接口的设计实例。     

基于EPLD的PCI总线仲裁器的设计与实现

以自行研制开发的 ＰＣＩ高速总线背板为背景,系统地论述了 ＰＣＩ总线的仲裁机制、总线的缺省占用、仲裁信号协定及优先级仲裁算法,给出了采用 Ｅ Ｐ Ｌ Ｄ实现仲裁器功能的编程设计。     

MIPS系统中北桥的FPGA设计

介绍了一个用 FPGA开发的用于 MIPS系统的北桥设计 ,主要包括北桥的结构框架、设计思想和技术特点等内容 ,并结合同类型的国外产品进行了性能上的比较和测试 ,得出的结论是此设计的大部分指标均达到或超过同类产品     

两级循环优先算法在PCI仲裁器上的实现

循环优先仲裁算法具有现实公平的特点,介绍了两级循环优先仲裁算法,并给出了该算法在PCI总线仲裁器上的实现方案。将PCI总线主设备分为优先权不同的四个层次,通过对各层次总线主设备的检测实现仲裁。由于采用了设备申请号寄存器组记录总线状态,避免了复杂状态机的设计,该方案可灵活应用于不同数量设备的PCI系统,具有很好的可扩展性。     

Design of a hardware arbiter for multi-microprocessor systems

A simple cost-effective hardware arbiter suitable for multi-microprocessor systems is described. The number of processors is not limited and any one can acquire mastership of the common bus on a priority basis. A daisychain configuration is used to minimize the required interconnection between processor modules and priority is allocated on a round-robin basis. In the realization described, the current bus master is given lowest priority so that it cannot ‘hog’ the bus by making repeated requests.Typical queueing performance of the system is described and metastability problems in flipflop-based arbiters are discussed.     

基于半监督技术的多分类器融合策略研究

提出一种新颖的多分类器构造方法,它以最大纠错能力作为分类器选择标准。实现时,采用半监督协同训练技术,充分利用单分类器的互补性,同时最大化仲裁器的仲裁能力,以提高多分类器系统的分类精度。在毒性数据集上的实验结果表明了方法的可行性和有效性。     

异步多处理机系统共享资源裁决器的一个设计方法

为了使一个共享资源多处理机系统在局部时空内实现性能优化,便要求在同一个系统中实现多种裁决方案。本文由此简单讨论了各种类型的裁决器,进而提出了一种可变优先策略裁决器的设计方法。     

Arbiter synthesis approach for SoC multi-processor systems

The increasing complexity of Multi-Processor System on Chip (MPSoC) is requiring communication infrastructures that will efficiently accommodate the communication needs of the integrated computation resources. Exploring the arbitration space is crucial for achieving low latency communication. This paper illustrates an arbiter synthesis approach that allows a high performance MPSoC communication for multi-bus and Network on Chip (NoC) architectures. A cost function has been formulated in order to affect the priority order to each component or each set of components in a manner that minimizes the communication latency and generates a multi-level arbiter. The performance of the proposed approach have been analyzed in a design of an 8 × 8 ATM switch subsystem and a MPEG4 decoder mapped onto a 2-D mesh NoC. The results demonstrate that the MPSoC arbiter is well suited to provide high priority communication traffic with low latencies by allowing a preemption of lower priority transport. The sum of the mean waiting time at the eight ports of the ATM switch is minimum under the MPSoC arbitration scheme (4.30 cycle per word) while it is 3.00 times larger under the poorer performance arbitration scheme. In the case of the MPEG4 decoder, the average packet latency of the MPSoC is about 480 cycles while it is 640 cycles in the poorer performance arbitration scheme under a 0.4 flits/cycle injection rate.     

基于功能的疾病基因预测系统设计与应用

针对与某种特定器官组织相关的疾病,利用新基因识别、基因功能预测以及疾病基因预测等技术,提出并实现一个基于基因功能信息的疾病候选基因预测系统。将其用于心血管疾病相关基因的大规模分析与预测,结果证明,该系统可以对疾病候选区间的已知基因进行致病可能性的鉴别,发现新基因,并判定新基因与疾病的相关程度。     

数控系统中模块间通信方法的设计与实现

研究采用基于国产CPU龙芯的数控系统,针对现有模块间通信方式自身不能同步多进程读/写的问题,提出一种将先进先出方式与共享内存相结合的高效通信方法,并基于此方法重新设计通信方案,对数控系统通信平台进行优化。实验结果证明该方法减少了通信双方握手过程中的轮询监测操作,提高了数控系统模块间的通信性能。     

多CPU并行通信中双口RAM的仲裁策略研究与应用

本文研究了多CPU并行通信双口RAM的仲裁策略,深入分析和比较了硬件仲裁、中断仲裁、令牌仲裁的实现方法和特点,并比较了不同仲裁机制的应用场合.