高性能计算机系统MGH串行背板设计

高性能计算机和通信系统的互连传输速率超过10Gbps,信号频谱高端已达数10GHz(MGH)以上。本文分析了MGH背板的互连方式,讨论了高性能PCB板材和连接器的性能和应用能力。针对MGH背板高速率串行传输的信号完整性设计要求,提出采用小角度布线、反钻和双直径过孔的设计技术,并在工程设计中得到了成功应用。     

56 Gbps高速信号传输系统仿真验证设计

新一代高性能计算机的高速信号传输系统采用56 Gbps PAM4信号实现，传输通道跨越多块PCB板和多级连接器，信号完整性设计面临极大挑战。提出了面向全通道的56 Gbps高速信号传输系统仿真验证方案，通过板材参数校准、连接器参数测试、PCB布线模型提取，建立了更接近实际情况的复杂传输通道模型，并进行了全通道协同仿真实验。通过仿真实验与设计优化迭代，成功保障了56 Gbps PAM4高速信号的稳定可靠传输。     

基于FPGA的通用高速串行互连协议设计

为提高高速通信系统的数据传输带宽,设计了一种基于FPGA、采用8b/10b编/解码、可应用于芯片与芯片或背板与背板之间通信的通用高速申行互连传输协议。介绍了点对点传输、全双工通信的协议体系结构,论述了协议物理层中数据传输时的串/并数据转换方法和帧同步机制,给出了协议链路层中循环冗余校验码算法、扰码/解扰模块、数据封装格式以及链路层控制器的设计。实验结果表明,系统设计的16bit位宽数据经8b/10b编码后,串行速率达到了1.25Gbps。     

基于仿真的14Gbps高速通道设计与优化

信号传输速率是衡量高性能计算机系统的一项重要指标,随着现代高性能计算系统中的信号传输速率达到并超过10Gbps,快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析,对一款14Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度,采用全通道协同仿真预测高速通道的整体性能和瓶颈,并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化,成功实现了14Gbps高速信号的稳定传输。     

基于传递函数的高速互连线串扰分析

针对互连线系统在高速信号激励下产生的串扰问题,导出高速互连线的时域分布参数系统模型,建立从激励电压到攻击线末端和受害线两端电压相应的传递函数,从系统的角度研究串扰噪声问题。仿真结果表明了该方法的有效性,与数值方法相比更具有一般性。     

一种基于反相器减小传感器信号线间串扰方法

传感器信号传输时由于信号线间的电磁耦合产生不可避免的串扰。信号线间串扰严重影响信号线系统信号完整性。针对传感器信号线间串扰提出一种抑制方法,基于反相器防护线减小信号线间串扰方法,该防护线物理结构非常简单,从而很好地减小物理设计成本。通过PSpice软件搭建仿真电路进行仿真验证,仿真结果表明：未采用反相器防护线的受害线受到串扰严重且信号发生误码现象,而采用反相器防护线后受害线串扰现象明显改善且传输信号和原始传输信号100%吻合,从而验证了反相器防护线具有很强的抑制传感器信号线间串扰能力。     

PCIE2．0的超远距离传输实现

PCIE2．0作为用于芯片间和板间互连的、高性能、点对点、基于报文互换的新型I／O互连技术,已被公认为行业的标准,在计算机系统中得到了广泛应用。PCIE2．0在物理层采用基于SERDES的串行通信技术,数据传输速率可达5Gbps,最多支持32通道。随着信号频率的增加,信号完整性问题变得日益突出,衰减、串扰和抖动的共同作用导致信号严重失真,传输距离受到限制。采用一种高效能的中继芯片,对PCIE2．0总线高速串行信号进行中继,实现了远距离传输,并在、实际系统中得到了验证。     

差分对内偏斜对25 Gbps背板信号完整性的影响分析

数字系统设计和信号完整性工程师面对25 Gbps信号传输挑战时,必须重视差分对内偏斜这个关键问题。先介绍差分对内偏斜产生的原因,然后从时域、频域分析了差分对内偏斜对25 Gbps背板信号完整性的影响,通过基于测试的通道仿真估算25 Gbps信号传输的差分对内偏斜容限;最后,提出了减少差分对内偏斜的工程处理方法。     

基于DDR3高速电路拓扑结构的优化与仿真

以JEDEC公司所设计带寄存器内存条(RDIMM)B0公版DDR3的PCB为研究对象,并根据寄存器和内存条的IBIS仿真模型提取对应的时钟信号走线的Fly-By拓扑结构。通过SigXplorer软件对原先的Fly-By拓扑结构进行仿真并分析,然后,根据现有的拓扑结构特点设计出一种新的拓扑结构Fly-Shu。最后,通过反射仿真的矩形波形和串扰仿真的眼图波形与原先Fly-By拓扑结构仿真结果进行对比,发现新设计的Fly-Shu拓扑结构在高速电路中对于常见反射和串扰影响方面具有更强的抑制作用,从而保证了高速信号在传输过程中更高的完整性。同时,新设计出的Fly-Shu拓扑结构对以后的高速信号的PCB设计和仿真起到了很好的借鉴作用。     

如何进行100G背板性能的验证

高速背板是构建高性能数据平台的关键部件。目前热门的100G网络上单对差分线的数据速率已达到了25 Gb/s甚至更高。无论采用OIF组织制定的CEI-25G-LR背板规范还是IEEE组织制定的100GBase-KR4背板规范,面临的共同挑战是如何在这么高速率下提供背板应用场合需要的传输距离。当背板加工完成以后,需要进行一系列插入损耗、回波损耗、阻抗、串扰、信号传输眼图、传输误码率等,在系统调试阶段还需要对子卡发送的信号进行验证以排除可能的信号质量问题。本文对于100 Gb/s背板开发中可能遇到的挑战以及相应的测试方法进行了详细的介绍和讲解。