Cordic算法在流处理器上的应用

流处理器在科研、国防和生活中有着广泛的应用,但随着人类对计算速度的不断追求,现有的流处理器计算速度已不能满足人们的需求,经研究发现,影响流处理器处理数据速度的是访存的时间,所以减少访存次数是提高流处理器计算速度的关键。通过引入Cordic算法,构建超越函数单元,减少了流处理器在处理流应用中的访存次数,从而提高流处理器的计算速度。     

英特尔与恒忆公布突破性相变存储器技术研究成果

2009年10月28日,美国加州圣克拉拉＆瑞士日内瓦——英特尔公司与恒忆（Numonyx B．V．）今天公布了一项突破性的相变存储器（PCM）研究成果,这种新的非易失性存储器技术结合了目前各种存储器的优势。研究人员首次展示了能够在单个硅片上堆叠或放置多个PCM阵列层的64Mb测试芯片。     

相变随机存储器 闪存的接班者

作为世界上最轻巧、用途最广泛的非易失性存储介质（NVRAM）,闪存早已和我们的生活息息相关,无论是手机、数码相机、数码摄像机,还是电脑、闪存盘以及大型服务器,都需要这些小小的芯片。在飞速普及的闪存面前,软盘、MO盘等介质已经被彻底淘汰,甚至传统的硬盘（磁存储）和光盘（光存储）的领地也被闪存逐渐占领。很多乐观的分析人士认为,不久的将来,以闪存为代表的固态存储技术将会把硬盘和光盘请进博物馆。     

上海“相变存储器”研究与国际前沿基本同步

“非易失性存储器”作为新一代国际公认存储技术,越来越受到世界各国的重视。记者从11月7日在沪召开的第十一届IEEE非易失性存储器国际研讨会上获悉,上海承担国家科技重大专项、国家纳米重大研究计划等项目,牵头研发非挥发的新型相变存储器,已公开约300项海内外专利,填补了我国新型相变存储器的空白,研发与国际前沿实现基本同步。     

基于相变存储器的存储技术研究综述

以数据为中心的大数据技术给计算机存储系统带来了机遇和挑战.传统的基于动态随机存储器(DRAM)器件的内存面临工艺尺寸缩小至2X nm及以下所带来的系统稳定性、数据可靠性等问题;相变存储器(PCM)具有非易失性、存储密度高、功耗低、抗辐射干扰等优点,且读写性能接近DRAM,是未来最有可能取代DRAM的非易失存储器,它为存储系统的研究和设计提供了新的解决方案.文中在归纳相变存储器器件发展和研究现状的基础上,对相变存储器在系统级的应用方式和面临的问题进行了比较和分析,研究了基于相变存储器的内存技术和外存技术,分析了当前在PCM的寿命、写性能、延迟、功耗等方面所提出的解决方案,指出了现有方案的优势和面临的缺陷,并探讨了未来的研究方向,为该领域在今后的发展提供了一定的参考.     

基于非易失性存储器的存储引擎性能优化

非易失性存储器具有接近内存的读写速度,可利用其替换传统的存储设备,从而提升存储引擎的性能。但是,传统的存储引擎通常使用通用块接口读写数据,导致了较长的 I/O 软件栈,增加了软件层的读写延迟,进而限制了非易失性存储器的性能优势。针对这一问题,该文以 Ceph 大数据存储系统为基础,研究设计了基于非易失性存储器的新型存储引擎 NVMStore,通过内存映射的方式访问存储设备,根据非易失性存储器的字节可寻址和数据持久化特性,优化数据读写流程,从而减小数据写放大以及软件栈的开销。实验结果表明,与使用非易失性存储器的传统存储引擎相比,NVMStore能够显著提升 Ceph 的小块数据读写性能。     

中科SoC共享主存子系统性能的优化

围绕降低中科SoC主设备访问共享内存子系统延迟的目标，从总线模型的角度分析了访存延迟的构成，通过在接口电路中设置操作队列以及在底层采用基于Open-Page的内存控制器等措施，降低了访存平均拒绝率，减少了访存的延迟；对主存子系统建立了M/M/1/N排队模型，用集成测试环境MMSITE分别对优化前后的子系统进行了测试。结果表明，访存延时、单位时间内读写数据总量以及单位时间内完成读写次数等主要性能指标都有较好的改善。     

基于相变存储器的非易失内存数据机密性保护

相变存储器(Phase-Change Memory)是计算机体系结构中的下一代内存技术,具有高密度、低功耗、非易失等优点,具备替代现有DRAM内存的实力,但非易失的自然属性会带来一系列潜在计算机数据隐私方面的隐患.比如掉电后内存中依然保留了很多明文形式的敏感数据,同时相变存储器的存储单元还有写次数有限的问题.文中提出一...     

面向视频应用中相变存储器的双阈值近似写方法

相变存储器(PCM)作为一种新型的非易失性存储器有望替代DRAM.针对PCM在视频应用中的使用,考虑到图像中亮度数据比色度数据更为重要,为了减少PCM的写操作能耗,延长写寿命,提出一种双阈值的近似写方法.首先分别为亮度数据和色度数据设置一个阈值寄存器,在对PCM进行写操作时根据不同的数据选择不同的阈值;然后将阈值和新旧数据之间的绝对差值进行比较,当绝对差值小于或等于阈值时禁止PCM的写操作,否则只对PCM有变化的数据位进行更新.实验结果表明,该方法能够以较低的硬件开销有效地减少PCM的写操作,且可以灵活地在写操作减少量和视频质量之间进行权衡.     

基于相变存储器的存储系统与技术综述

随着处理器和存储器之间性能差距的不断增大,“存储墙”问题日益突出,但传统DRAM器件的集成度已接近极限,能耗问题也已成为瓶颈,如何设计扎实有效的存储架构解决存储墙问题已成为必须面对的挑战.近年来,以相变存储器(phase change memory, PCM)为代表的新型存储器件因其高集成度、低功耗的特点而受到了国内外研究者的广泛关注.特别地,相变存储器因其非易失性及字节寻址的特性而同时具备主存和外存的特点,在其影响下,主存和外存之间的界限正在变得模糊,将对未来的存储体系结构带来重大变化.重点讨论了基于PCM构建主存的结构,分析了其构建主存中的写优化技术、磨损均衡技术、硬件纠错技术、坏块重用技术、软件优化等关键问题,然后讨论了PCM在外存储系统的应用研究以及其对外存储体系结构和系统设计带来的影响.最后给出了PCM在存储系统中的应用研究展望.     

基于TVM平台的MEC卷积算法优化

针对MEC(memory efficient convolution)卷积算法在传统设备下因访问数据地址不连续导致的缓存命中率低、内存访问延时长等问题,提出一种适用于MEC算法访存行为的优化方法。该方法分为中间矩阵转换和矩阵运算两部分。对于中间矩阵转换部分,采用修改数据读取顺序的方式对其进行优化,使读取方式符合算法的访存行为。对于矩阵运算部分,采用更加适合矩阵运算的内存数据布局对卷积核矩阵修改,并利用TVM(tensor virtual machine)平台封装的计算函数,重新设计中间矩阵同卷积核矩阵的计算方式。使用平台自带并行库对运算过程进行加速。实验结果表明,相比传统MEC算法,提出的优化方法可以有效解决缓存命中率低、内存访问延时长等问题,同MEC算法的运算时间对比,在单个卷积层上平均获得了50%的速度提升,在多层神经网络中最低获得了57%以上的速度提升,同空间组合算法的运算时间对比,最高获得了80%的速度提升。     

相变存储器的存储技术教学研究

相变存储器的诞生,是人类存储技术的一个里程碑,它改善了传统DRAM存储方式的缺陷,进一步拓展了计 算机内存,使计算机结构发生了创新性的变革。本文从相变存储器的概念入手,对其相变存储技术进行初步的分析研究,总结 它的规律和特点,以期为今后的存储技术教学带来一些有益的帮助。     

导弹并行测试系统优化模型与性能评价

并行测试是一代测试(NxTest)的关键技术之一,其核心是测试任务调度.基于此,在改进的蚁群算法基础上提出并行测试任务调度方法,获得测试任务最优调度序列,Matlab仿真结果证明了该方法的有效性.采用赋时有色Petri网对并行测试系统进行建模,并基于线性代数的方法验证模型结构的有界性、守恒性、活性和公平性.性能分析结果...     

高频内存分配下内存泄露检测的性能提升方法

现有主流轻量级内存泄露检测工具,如MemWatch和MemLeak等在高频内存分配下存在效率较低等性能缺陷。为此,提出一种提升内存泄露检测工具性能的方法。运用该方法对开源工具MemLeak进行修改,将修改后的工具用于大数据存储系统Redis的内存泄漏检测。基于开源软件Redis的实用性测试结果表明,该方法具有较好的可用性与实用性。     

关键业务中内存数据库的T树索引优化

在关键业务中,提高DBMS性能的一个途径是把数据库放在主存巾而不是硬盘中,这样便可以设计新的数据结构和算法,来提高内存数据库(MMDB)的效率。该文列举了当前MMDB研究中关于索引结构的一些成果,并设计了一个新的索引结构——T-tail树,最后给出T-tail树的主要算法和这些算法的性能分析。结果表明在内存数据库中,T-tail树具备非常好的性能。     

支持内存数据库索引缓存优化的CST树的设计与实现

针对目前内存数据库中索引缓存失配的问题,在分析了现有内存数据库索引结构基础上,提出了一种缓存敏感T树（CST树）的索引数据结构,详细数据结构描述和操作算法也已给出。通过CST树的缓存次数分析和进行查询、插入等操作性能测试,结果表明CST树能有效减少缓存敏感次数,并且在数据量较小时,CST树的插入、删除速度比T树略慢,而查询速度比T树要快。在数据量较大时,CST树的插入、删除、查询效率都比T树要高。     

Trie树路由查找算法在网络处理器中的实现

Trie树数据结构的实现方法灵活,所需存储器空间小,是实现高速路由查找和分组转发的理想选择。为满足10 Gb/s线速度网络处理器中微引擎的设计要求,提出一种基于最优平衡、多层存储的Trie树路由查找算法。建立一种平衡的压缩树结构,将该树中相邻的多层节点压缩到一个存储节点中。通过构造特定的数据存储结构来减小树的搜索深度,以空间换取时间,从而提高路由查找速度和分组转发效率。在网络处理器的查找微引擎设计中实现Trie路由查找算法,实验结果表明,单个微引擎的查找速度为4.4 Mb/s,能达到节省存储空间、提高查找效率的效果。     

多次推理中的BP算法优化

使用BP算法求解效用最大化问题时,容易产生大量冗余计算。为此,对标准BP算法进行优化,在推理过程中,对一些受限定条件影响较小的结点,直接利用前次推理结果,无需重新计算其边缘概率,并证明这种优化不会显著影响推理结果。将该算法应用于组合竞拍模型进行测试。仿真结果表明,相对于标准BP算法,该优化算法能提升求解效用最大化问题时的收敛效率。     

FreeRTOS内存管理方案的分析与改进

针对FreeRTOS内存管理方案分配时间不确定,切割次数较多,利用率低及合并机制不足等缺点,采用一种“精确切割”和“延时合并”相结合的策略以最大限度减少内存碎片,提高内存利用率。具体实现方法是在FreeRTOS中引入TLSF（Two-level Segregated Fit）算法数据结构,采用二级位图索引对动态内存进行管理,并改进TLSF算法的内存分配和释放过程;最后将改进的算法以及FreeRTOS移植到STM32开发平台上进行实验测试。测试结果表明该方法提高了FreeRTOS的内存分配速度,减少了内存碎片率。