共查询到18条相似文献,搜索用时 93 毫秒
1.
基于CORDIC算法的高速基-4FFT处理器设计 总被引:1,自引:0,他引:1
针对目前数字信号处理中对高速傅里叶变换(FFT)的要求,进行了FFT算法研究,采用基-4算法来实现FFT处理器;设计了对称乒乓RAM结构,提高了FFT处理器的连续运算能力和运算速度;采用CORDIC算法代替复数乘法器,用移位加法实现了复数乘法运算,减小了系统资源占用,提高了系统速度,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度;采用AL-TERA公司FPGA进行了验证,仿真结果表明该FFT处理器最大工作频率可达168.86 MHz,能满足高速实时处理的要求。 相似文献
2.
提出了一种改进的高基CORDIC算法,显著减少了传统CORDIC算法的迭代次数,同时保持模校正因子依然是一个常数。该算法可用于旋转角度能事先确定的场合,例如FFT计算中的旋转因子乘法。所设计的复数乘法模块采用SMIC 0.13 μm工艺综合,结果证明,提出的结构相比通用复数乘法器节约了19.2%的硬件面积和29.1%的ROM存储器面积,同时SQNR大于83 dB,满足实际应用的要求。 相似文献
3.
数据全并行FFT处理器的设计 总被引:5,自引:0,他引:5
讨论了基4和混和基算法的FFT处理器设计问题,提出的操作数地址映射方法充分利用了FFT算法本身的同址性质,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,按照旋转因子存放规则,蝶形运算所需的3个旋转因子地址相同,且寻址方式简单,运算部件采用3个乘法的复数运算算法,有效减少了运算部件的大小,它既可以作基4蝶形运算,也可以同时进行2个基2蝶形运算.采用Altera公司的EP200K400E,工作频率达到89MHz,1024点16位复数FFT需要14.1μs,4096点需要67μs。 相似文献
4.
5.
基于FPGA的FFT处理器研究与设计 总被引:1,自引:1,他引:0
给出了一种基于GORDIC算法的FFT处理器的设计方案,可实现高速定点实时的FFT运算.该设计以基2时序抽取FFT算法为基础,采用流水线技术来提高整个系统的吞吐率,具有硬件结构简单,配置灵活,器件耦合性低,精度高,系统稳定的特点.该设计已在Ahera芯片EP2C35F672C6上进行了时序仿真,能够满足50MHz的系统时钟. 相似文献
6.
本文主要研究基于FPGA的数据处理系统,内部包含一个1024点的FFT处理单元.FFT部分采用基四算法,五级级联处理,并通过CORDIC流水线结构使硬件实现较慢的复乘运算转化为移位和加减运算.双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,合理地协调了资源和速度之间相互制约问题. 相似文献
7.
基于DSP的实数FFT算法研究与实现 总被引:6,自引:0,他引:6
介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了近一半,很大程度上减少了系统的运算时间,解决了信号处理系统要求实时处理与傅里叶变换运算量大之间的矛盾.同时,给出了在TMS320VC5402 DSP上实现实数FFT的软件设计,并比较了执行16,32,64,128,256,512,1024点实数FFT程序代码与相同点数复数FFT的程序代码运行时间.经过实验验证,各项指标均达到了设计要求. 相似文献
8.
FFT是数字信号处理中的一种非常重要的算法。文中提出了一个有效的基2FFT旋转因子生成算法,以减少存储器的存储空间以及读取存储器的次数,达到减少硬件面积和功耗的目的,对于具体应用有一定的实用价值。 相似文献
9.
10.
FFT处理器地址快速生成方法 总被引:7,自引:0,他引:7
本文提出了FFT处理器中的操作数地址与旋转因子地址的快速生成方法,使地址能够在一个周期内生成,本文还引入了地址偏移量的概念,提出了一种新的可变长FFT处理器的地址快速生成方法。 相似文献
11.
12.
提出了一个基于CORDIC的分裂基FFT/IFFT处理器来计算2048/4096/8192点DFT。蝶形处理器的算术单元和旋转因子产生器采用CORDIC算法实现,所有的控制信号在片内产生。相比于存储旋转因子所需的ROM,CORDIC旋转因子所用ROM尺寸更小。与传统的FFT实现相比功耗减少了25%。 相似文献
13.
14.
15.
面向VLSI实现的FFT并行算法 总被引:1,自引:0,他引:1
本文提出了一种新的面向VLSI实现的FFT并行算法,其中旋转因子所占ROM的存储容量达到最小,因而有利于FFT处理器的片内集成。 相似文献
16.
17.
FFT处理器无冲突地址生成方法 总被引:8,自引:2,他引:6
本文提出了一种新的无冲突地址生成方法,使蝶式运算单元在一个周期内能够同时读取两个操作数。由于取消了地址奇偶判别电路,简化了存储体控制逻辑,同 时也加快了输入/输出地址生成,该方法还同样适用于基-4FFT处理器。 相似文献