基于Vivado HLS的特征点坐标提取和AXI4-Stream接口高速传输

基于ZYNQ-7000片上系统(SOC)的嵌入式图像处理模块实现了特征点提取和高速数据传输,降低了图像处理部分的功耗,同时提高了处理速度。为了同时发挥ZYNQ芯片中处理器系统(PS)和可编程逻辑(PL)的优势,在PL中实现计算密集型的图像处理过程以提高处理速度,而在PS中控制系统的流程以提高模块的灵活性,还利用Vivado HLS高层次综合工具生成特征提取和坐标计算的IP核。所提出的图像处理和传输方案具有较高的处理速度,比基于ARM的方案实现速度提升了15.6倍。     

基于UVM的AXI总线验证IP设计

基于UVM技术设计了可用于验证AXI总线协议的验证IP,对支持AXI4接口的Block RAM IP进行了验证,并构建了多Master和多Slave互联模拟验证平台,验证多AXI设备互联场景。设计了三种类型的测试用例(随机测试、基础测试和错误测试),并通过统计功能覆盖率来评估验证的完整性。验证结果表明,该验证IP功能正确,可满足对AXI总线的验证要求,功能覆盖率达到100%。     

基于AXI总线的MicroBlaze双核SoPC系统设计

目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控。对于共享实现LED灯时控的方法是通过在两个低速总线之间加入一个axi2axi_connector实现axilite总线上的slave共享。对于实现双核之间的通信主要方法是利用mailbox和mutex完成核间通信。硬件平台采用的是Xilinx FPGA Spartan-6Atlys板,软件平台是Xilinx EDK,主要使用的是XPS(硬件设计)和SDK(软件设计),开发出了运行在FPGA上的基于MicroBlaze双核的嵌入式系统,得出了核间通信的可行性以及共享slave实现LED灯时控的实用性。     

基于Wishbone总线的UART IP核设计

介绍了一种基于Wishbone总线的UART IP核的设计方法.该设计采用了自顶向下的模块化划分和有限状态机相结合的方法,由于其应用了标准的Wishbone总线接口,从而使微机系统与串行设备之间的通信更加灵活方便.验证结果表明,这种新的架构设计是有效的.     

DVI数字视频接口的硬件设计

从阐述DVI接口的电气原理入手，分析了TMDS链路时钟同步与数据恢复的基本原理。以DVI接口中TMDS解码芯片与编码芯片工程应用的硬件设计为主要内容，就DVI接口在全彩色LED显示屏中的典型应用提供了实用的设计参数。从整体上，就DVI高速模拟数字混合硬件设计中的难点和关键技术进行了详尽解释，从信号完整性角度给出了在PCB设计阶段的经验法则和布线参数计算公式     

USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

基于RISC-V处理器的TileLink与AXI4总线桥设计与实现

RISC-V是近年提出的一种开源精简指令集架构,TileLink总线是专为RISC-V处理器设计的片上总线.为使RISC-V处理器灵活适配更多已有的AXI4 IP资源,提出一种高效率TileLink与AXI4总线桥设计方案,其中由一系列功能子模块匹配总线间数据传输方式的差异,以流水线传输形式实现数据跨协议的传输,增加总...     

基于AMBA总线的UART IP核开发及研究

设计了基于AMBA总线的UART IP核,给出IP核模块结构及作用,分析APB从模块接口时序以及与外部设备通信的过程,结合波形图阐述发射和接收的基本原理,利用Verilog硬件描述语言完成了RTL代码设计与验证,并给出了主要模块ModelSim仿真的波形图。     

基于IP核的PCI接口FPGA设计实现

采用IP核的设计方法,将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片,提高了系统的集成度。在对PCI IP核进行概述的基础上,介绍了IP核的设计方法,实现了PCI总线接口,并设计DMA控制器解决了接口和主机间的数据传输瓶颈问题,最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试,设计在功能和时序上均符合PCI技术规范,而且硬件工作稳定可靠,达到预期目标。     

基于Avalon总线的图像处理IP核的设计

IP核是SoPC系统的重要组成部分,针对如何高速、有效地实时处理图像的问题,提出了一种基于Avalon总线的图像处理IP核的设计方法。根据最新的数字视频国际编码标准和颜色空间理论,用VerilogHDL硬件描述语言完成IP核的功能实现．IP核被设计为Avalon总线从端口,通过Avalon总线与NiosII处理器进行通信。IP核通过SignalTapII在线验证,可修改其参数使之满足不同系统的需求。该方法具有良好的通用性,提高了系统的兼容性,能帮助其他用户明显缩短实时图像处理系统项目的研发周期、降低工作强度。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

基于TSK3000A视频采集系统IP核设计

采用了32位微控制器TSK3000A、通用Wishbone总线规范IP核和BT656视频标准等。在FPGA软核设计时,采用了基于Openbus总线的系统设计方式,利用NB2开发验证平台,在Xilinx公司的Spartan-3系列FPGA芯片上下载实现,并接入平台进行验证。该设计的系统可以将输入的模拟视频信号处理之后显示在TFT真彩LCD屏上,图像清晰,系统稳定,可移植性好。     

USB IP核在深亚微米设计平台中的设计与实现

将USB IP核集成到一块MP3解码芯片上，其设计在0．18μm工艺平台中进行。它可作为一个成熟的IP核嵌入到其它ASIC芯片中。     

基于 BU-61580的1553B总线控制器 IP核的设计与实现

为了满足对1553B协议处理器的特定需求,设计了BU -61580总线控制器IP核。运用专用芯片设计思想,描述了总体设计思路,在FPGA上采用模块化的方法进行逐步设计。为降低出错的可能性,首先对各子模块分别做验证,最后对整体逻辑进行测试。设计的IP核成本低,集成化程度高。通过大量仿真实验,结果表明IP核的功能符合设计要求。最后经过物理验证,正确实现各项功能,能满足特定场合的应用。     

一种基于AHB总线的DESIP核设计

设计了一款带有通用AHB总线从机接口的DES IP核,能在500MHz频率的总线下很好地工作,DES模式下加、解密转换速率可达到1.6Gb/s,3DES模式下加、解密转换速率可达到615Mb/s.用VCS软件仿真并用DC软件综合后结果均符合设计要求.     

一种基于IP的视频监控系统设计

提出了一种基于IP的视频监控系统设计,阐述了视频编码系统的硬件结构体系和实时视频软件解码系统的设计方案,就视频数据网络传输中的数据处理等关键技术进行了分析。     

通用视频输出控制器IP核的低功耗设计

随着芯片的集成度越来越高,芯片的功耗成为芯片设计中越来越重要的优化参数。设计了一种可应用于视频处理芯片、多媒体手持设备、嵌入式SoC等系统中的视频输出控制器。设计中通过多种工艺无关的低功耗设计技术优化控制器的动态功耗。首先分析各子模块的工作频率,降低低速子模块的工作时钟,然后通过添加门控时钟单元降低时钟的翻转次数。应用Design Compiler[1]进行工程的功耗分析,结果表明设计中使用的低功耗设计方法有效降低了模块的动态功耗。     

基于IP数据网络的视频会议方案设计与实施

视频会议能够提供位于不同地点的多个用户之间的通信,随着计算机网络、多媒体技术和通信技术的发展逐步得到广泛的应用,结合河北省广电网络集团秦皇岛燕山有限公司的视频会议系统的建设,介绍基于IP数据网络视频会议系统的设计和实施。