90nm和65nm工艺下片上网络互连串扰故障模型分析

随着晶体管制造尺寸的越来越小,集成密度的越来越高,耦合电容与电感之间所引起的相邻互连线间的干扰噪声成倍增加,对高速高密度纳米级超大规模集成电路造成极大危害。阐述了包括片上网络（Network-on-Chip,NoC）在内的高速互连电路串扰型故障的基本原理及串扰耦合模型,阐述了高速互连电路串扰型故障测试的主次因素机理等,并用HSPICE仿真验证了基于90nm和65nm的NoC参数下MA、MT故障模型中U型传输线线宽和线间距对串扰的影响。仿真结果表明,线间距越小,线间的高速互连串扰现象愈明显。     

基于分布式RLC耦合模型的互连线尺寸优化

随着晶体管制造尺寸的越来越小,集成密度的越来越高,耦合电容与电感之间所引起的相邻互连线间的干扰噪声成倍增加,对高速高密度纳米级超大规模集成电路造成极大危害。基于分布式RLC耦合互连模型详细的模拟了金属互连线的延迟及串扰,对32nm CMOS工艺下的不同互连线尺寸进行模拟,仿真给出了在不同的厚度下延迟与串扰之间的关系,优化互连线的几何尺寸能有效的减小互连线的串扰噪声和延迟。结果表明:互连线宽W同互连线节距P之比在W/P=0.6时是获得最小时间延迟的最佳尺寸。     

高速DAC与FPGA接口信号完整性的仿真分析

在高速系统设计中,随着数字电路工作频率的提高,信号完整性问题变得无处不在,对电路稳定性影响很大.针对高速电路发展带来的信号完整性问题,借助Hyperlynx软件和IBIS模型对基于FPGA的400MHz高速DAC系统进行了信号完整性方面的仿真和分析,并且针对信号的反射和串扰问题进行了详细论述.研究结果表明,采取合适的方法可以有效的减小信号的反射和串扰,并且仿真的结果能给实际电路设计实现提供有价值的指导.     

平行互连线间串扰问题的研究

为减少耦合线间的串扰,更好的进行高速数字电路和射频电路设计的布线布局,对两条无关的互连线包括微带线之间串扰问题进行了研究.通过HFSS仿真软件仿真和实物测试,分析了受扰线近端、远端串扰强度在不同频率、间距、线长、反射条件下的分布特性,得出了串扰强度与频率、线结构、反射程度的规律,通过多次实验,验证了规律的可再现性.最后提出了PCB设计中抑制串扰的一些有效措施,对高速数字电路和射频电路的信号完整性设计有一定的指导意义.     

基于二阶串联谐振滤波器的基波电流检测方法

分析了谐振滤波器的电路模型,即RLC串联电路的检测性能.将畸变的电流转换为电压并将该电压信号作为RLC串联电路(其谐振频率为电流的基波频率)的输入信号,则在电容C上将获得放大的基波电压信号以及被有效抑制的谐波分量.从而实现对基波电流的检测.分析了电路品质因数D对RLC串联电路检测性能的影响,推导了检测电路的传递函数,并设计了相应的二阶串联谐振数字滤波器.该方法具有实现简单、运算量小等优点,适用于三相及单相电路有源电力滤波器(APF)的基波电流检测,以及动态电压恢复器中基波电压的检测.仿真及实验结果验证了所提方法的有效性.     

高速IC测试系统的信号完整性设计

随着高速数字电路如专用集成电路AISC、片上系统SOC和超高速混合信号处理电路ADC、DAC等集成电路数字端口的数据率提升,被测集成电路的电参数测试过程中常受到测试系统信号完整性问题的影响,导致实测电参数结果与其实际性能有较大差异。为了更真实的反映被测器件（DUT）的电性能,提出了通过仿真和结合良好的PCB设计来解决测试系统信号完整性问题的方法,分析并解决了测试系统信号完整性仿真中模型不完善的相关问题。通过对一款DUT测试系统的信号完整性设计和测试,验证了设计方法和建模的有效性。     

基于PEEC法的发电机定子绕组线棒高频电路模型

建立合理的电机定子绕组电路模型,对于研究定子绕组绝缘局部放电信号的传播规律,了解局部放电信号的特征具有重要意义.部分元等效电路(PEEC)法是基于电磁场方程推导出来的等值电路模型,能够对一些用传统方法难以建模的复杂物理结构建立合理的电路模型,并且所建模型可以方便地与其它模型(比如传输线模型)综合连接、计算仿真,该方法还能够综合考虑外部测量电路的影响,在集成电路高频电路模型建立中有广泛的应用.本文采用PEEC法原理,建立了电机定子绕组单根线棒高频电路模型和双根线棒的耦合传播模型,此方法克服了以往多导体均匀传输线理论在电机定子绕组电路模型建立中的不足.模型中的部分电感、部分电容等参数由PEEC原理结合相关计算软件求得.模型的仿真计算与实验结果比较,证实了所建模型的有效性及参数的准确性.     

片上网络互连串扰故障模型的研究及改进

片上网络NoC(network-on-chip)做为微系统芯片SoC(system-on-chip)的一种拓展,结构规模巨大,内部互连复杂,在高速通信时的线间串扰故障也越来越严重。对NoC的通讯模型和结构做了介绍,阐述了包括NoC在内的高速互连电路串扰型故障的基本测试原理,并使用HSPICE仿真验证了相关机理和MA故障模型的正确性,对MT故障模型在上升态和下降态攻击线互为奇模串扰时受害线受到的串扰影响提出质疑,并对HT故障模型进行了改进。改进后的HT故障模型去掉了冗余项,使其在原有基础上更加简化。     

基于单线圈双谐振结构的无线携能通信系统架构研究与设计

无线能量与无线信号的同时传输是目前无线电能传输系统研究的热点。本文以单线圈双谐振磁耦合结构为研究对象,构建系统模型,推导能量传输频率点的Q值、信号传输频率点的带宽、以及能量谐振通道与信号谐振通道之间的串扰公式。从兼顾能量传输性能和信号传输速率的角度,分析基于单线圈双谐振结构的无线携能通信系统电路参数设计的影响因素,给出电路参数的设计方法。最后,搭建仿真模型和实验平台,对所提出的电路参数设计方法进行验证。     

板级互连线的串扰规律研究与仿真

串扰是高速电路板设计中干扰信号完整性的主要噪声之一;为有效地抑制串扰噪声,保证系统设计的功能正确,有必要分析串扰问题。针对实际PCB中互连线拓扑和串扰的特点,构建三线耦合均匀传输线模型,采用信号完整性仿真工具HyperLynx进行PCB布线前的LineSim串扰仿真,详细分析了高速PCB中多种因素：耦合长度、耦合间距、信号上升时间、介质厚度、端接等对近端和远端串扰宽度和幅值的影响;最后总结了串扰宽度及其幅值的变化规律,可有效的指导PCB设计中减小串扰噪声。     

超声相控阵传感器阵元间串扰源分析及其隔离方法

通过研究超声相控阵探头阵元间串扰机理及串扰隔离方法提高近表面检测能力。 基于数值仿真技术分析了安装楔块 前后阵元间超声波串扰对检测信号及检测声场的影响,分析探头楔块对于隔离阵元间超声波串扰与近表面缺陷检测信号的作 用。 提出楔块优化方案,并通过试验方法对其进行验证。 结果显示,数值模型可直观显示阵元间的超声波串扰,提出的楔块优 化方案可将时域上的阵元间串扰信号与近表面检测信号相互隔离。 优化楔块后的相控阵探头可对深度 2 mm、直径 0. 3 mm 平 底孔进行成像检测,近表面缺陷检测能力显著提高。     

基于转移阻抗模型的功率回路和信号回路间串扰建模与试验验证

由于列车和船舶上的空间有限,互连非屏蔽线缆的空间非常小,导致非屏蔽线缆之间存在严重的串扰问题。其中功率回路对信号回路的串扰会严重影响信号的质量和系统的正常运行,因此有必要估计功率回路中共模和差模电磁干扰对信号回路的影响,为此提出了一种可扩展的级联多端口网络模型,可对线缆间共模和差模串扰进行精准建模,准确估计出功率回路对信号回路的影响。最后,搭建了试验台架进行验证,实验结果验证了该方法的有效性。     

平行双线串扰的分析

电子系统中经常出现串扰问题,它会影响系统的性能.因此,对于串扰问题的研究是非常必要的.本文基于把场转换为路的方法,把平行双线串扰模型转化为电路的模型,分析了其串扰情况.提出了平行双线的近场电场耦合的通用公式,用此公式验证了前人已研究的平行双线接地相同的情况.在电波暗室中进行了实验,并通过实验结果与MATLAB、Multisim 2个软件的仿真实测结果的比对,进一步验证了提出的公式的正确性.最后,给出了实际中如何减少平行双线串扰的方法.     

MMC-HVDC输电线路双端非同步故障测距方法

提出了一种基于模块化多电平变换器的高压直流(MMC-HVDC)输电线路双端非同步故障测距方法。首先,通过分析MMC-HVDC系统直流侧线路故障时的电流环路,将跳闸后的双端MMC的两侧环路分别等效为RLC串联电路,并先后控制双端MMC桥臂子模块的投入,为两侧RLC串联电路提供一个初始电压;然后根据RLC电路的零输入响应特性,分别提取双端MMC子模块电容电流的最大值以及该时刻的电压;最后利用双端非同步测量的数据计算故障距离。该方法不依赖于电容的初始电压,并且不受过渡电阻影响,可重复测量,提高了测距的可靠性。在PSCAD/EMTDC中搭建了21电平的MMC-HVDC模型,并对所提故障测距方法进行仿真,验证了其有效性。     

电缆故障脉冲电流测距系统建模与仿真

为解决电缆故障脉冲电流测距系统的精确仿真问题,提出了一种用于脉冲电流测距系统的建模与仿真方法.建立了RLC串联的高压信号发生器模型和考虑线圈互感、自感、自阻及其集肤效应的线性电流耦合器模型,并对模型中的参数进行了准确量化.针对线性耦合器传递函数不收敛问题,利用修正后的传递函数计算其二次电压信号.实际脉冲电流测距系统的仿...     

Numerical and theoretical study of the crosstalk in gain clampedsemiconductor optical amplifiers

A rate equation model of a gain clamped semiconductor optical amplifier (GCSOA) is presented. Both a time-domain and a small-signal analysis of those rate equations are used to investigate the crosstalk between different signal channels. It is shown that the crosstalk of GCSOA's strongly depends on the bit rate of the amplified signals and is lower at both very high bit rates and low bit rates. This crosstalk is proportional with the input power and, approximately, with the amplification