频谱分析仪中YTO本振分波段扫描控制设计

频谱分析仪作为一种通用测试仪器,是研制、监测众多电子产品的必备工具,而本振源扫描控制是频谱分析仪的核心部分,对整机的功能和指标起着决定性作用。本文在现代宽带频谱分析仪上采用分波段扫描控制,大大降低了成本,减小了射频前端的复杂度。首先在分析现代频谱分析仪扫描方法基础上提出了分波段扫描原理,然后分析了波段分界点频率跳变控制和扫描本振与中频的同步问题,最后用安捷伦示波器实际测试了该方法实现的分波段扫描斜坡电压。该方法成功应用于8GHz频谱分析仪当中。     

自校准YTO锁相环路的实现

为了实现高载波通信,宽带YTO（YIG Tuning Oscillator）微波合成本振已成为方案设计的主要途径。由于YTO自身的磁滞、非线性特性等因素的影响,常规的手动校准预置容易使环路在捕捉的过程中失锁。基于单锁相环路的原理和YIG振荡器的可调谐特性,设计了一种能够自动校准的YTO单锁相环路,避免了因YTO磁滞特性和非线性特性造成的环路失锁,并且缩短了环路捕捉时间;另外,反馈环路中混频环节的引入,减少了环路相位噪声的恶化量。最终测量的校准曲线分析可以表明,在YTO环路的设计中引入自校准功能具有很大的必要性。     

超宽带低相噪频率合成器的实现

介绍了1种频率范围4~16GHz,步进1MHz的超宽带、小步进、低相噪频率合成器的实现方法。通过混频式锁相环方案,大大降低了环内分频比,选用低相噪器件,以及采用了梳状谱发生器代替传统的大步进环等措施,使输出实现了低相噪指标。在16GHz输出时,相位噪声指标小于-90dBc/Hz(@10kHz)。并通过对合成器指标的分析,阐述了在混频环设计过程中需要注意的一些问题。     

低抖动时钟产生电路设计

相位噪声和抖动是考量周期信号性能最常用的2个指标。介绍了相位噪声和抖动的概念,详细分析了两者之间的联系,设计了一个低抖动的标频时钟模块,测试结果表明均方根（RMS）周期抖动≤250 fs。     

半导体激光器驱动电路设计及环路噪声抑制分析

为了防止驱动电流的波动会影响半导体激光器激射波长及发光功率,设计了一款具有较强抗干扰能力的半导体激光器驱动电路。该驱动电路以深度负反馈架构为核心,通过STM32控制器调节输出电流直流信号的大小以及调制波信号的频率与幅值。对整个环路进行一阶人工分析,并且结合Tina-TI仿真引入参数可调的噪声抑制网络,保证目标设置频率下环路响应能力的同时具有较强的抗干扰能力。实验表明,该激光器电流驱动电路对目标频率10 倍频程以上环路噪声的抑制可达到20 dB以上,并且对目标频率的调制波响应良好,频率的输出值与设定值最大偏差为0.001 Hz,控制线性度为0.999 9,直流偏置下驱动电流2 h短期稳定度优于0.005 6%,63 h长期稳定度优于0.011%,激光器功率控制线性度为0.999 4,标准误差为0.092 87。     

一种EAS扫频信号源的设计与实现

电子商品防盗系统的不断优化与升级对扫频信号源的性能和特色提出了更高的要求。在硬件模块升级的同时,提出了一种频率可锁定的扫频信号源的的设计方案并成功实现。首先分析了正弦波的合成原理,并对系统使用芯片进行简要介绍;然后对系统的硬件设计方案展开论述,包括电源、时钟、JTAG调试端口以及接口设计,并给出了电路图;最后,详细介绍系统软件设计,并给出了程序流程图与详细代码。测试结果表明:设计输出的正弦波频率精确度高,幅度稳定,相位噪声较小,尤其是其所具有的锁频功能,更有利于标签的正确检测和识别。     

OFDM信号接收电路设计分析

基于无线局域网(Wireless Local Area Networks,WLAN)的正交频分复用(Orthogonal Frequency DivisionMultiplexing,OFDM)信号,提出了一种低成本、小体积的接收机设计方案。采用零中频下变频技术,简化了接收机电路结构,并且通过对影响接收性能关键技术指标的分析,证明该设计能够满足OFDM信号接收解调要求。介绍了一种宽带全直流耦合驱动电路的设计方法,为下变频电路和采样电路间的提供可靠连接,解决含直流宽带信号传输中普遍存在的直流漂移和增益稳定问题。通过实际测试结果验证了接收方案的正确性和工程实用性。     

基于DDS驱动PLL结构的宽带频率合成器设计

结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9954和集成锁相芯片ADF4113构成的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析和仿真,从仿真和测试结果看,该频率合成器达到了设计目标.该频率合成器的输出频率范围为594～999 MHz,频率步进为5 Hz,相位噪声为-91 dBc/Hz@10 kHz,杂散优于-73 dBc,频率转换速度为520 μs.     

量子密钥分配系统相位调制器驱动电路设计

通过分析量子密钥分配系统中相位调制器的工作原理和电路性能要求,设计了相位调制器的驱动电路。该方案基于铌酸锂电光相位调制器而设计,通过现场可编程门阵列（FPGA）提供时钟和控制信号,采用高精度的数模转换器和高速模拟开关,能够产生精度可达纳秒量级的驱动信号。该驱动电路成本低廉,调制精度高,功耗较小,实现了对光信号相位的精确控制。经测试,实验结果完全满足系统要求,验证了该方案的可行性与可靠性。     

QKD系统中相位调制器驱动电路设计

相位调制器是量子密钥分发系统中不可缺少的调制器件,其输出调制信号的脉宽影响量子比特误码率.本文提出一种利用高速高频模拟开关实现相位调制器驱动电路的设计方法,仿真结果显示驱动电路输出电压脉冲脉宽可低于10ns,并能很好地应用到量子密钥分发实验系统中,从理论及实验上对实验方案的可行性及可靠性进行了验证.     

一种中心频率可调的VCO电路设计

采用0.18μm CMOS工艺设计了一种用于高速锁相环系统的压控振荡器(VCO)电路,该电路的中心频率可根据需要进行调节.电路采用SMIC 0.18 μm工艺模型,使用Cadence的Spectre工具进行了仿真,仿真结果表明,该电路可工作在2.125～3.125 GHz范围内,在5 MHz频偏处的相位噪声为-105 dBc/Hz.     

本振相位噪声对OFDM的影响及仿真

讨论了相位噪声对OFDM系统引起的两种干扰——公共相位噪声和信道间干扰，给出了干扰功率与信号功率的比值；建立和仿真了本振为自由振荡器时相位噪声的功率谱密度摸型；仿真了相位噪声对信道间干扰、系统误码率的影响。     

杭州湾跨海大桥频率优化分析

本文结合杭州湾大桥的网络情况,介绍了一种针对特殊场景且有专门覆盖的网络优化方法,可供后续包括铁路、其它大桥等特定专网的优化进行参考.     

半导体激光器亚微安级低噪驱动电路设计与稳定性分析

为满足精密测量等领域对半导体激光器的波长稳定性、相位噪声等指标的严苛要求,提出基于系统传递函数理论推导论证与仿真验证相结合的分析方法,并由此设计改进了一款半导体激光器的高稳低噪恒定电流驱动电路。绘制了电流驱动电路的交流小信号模型和交流通路,对电路参数和系统稳定性的关系进行了理论分析,并引入噪声抑制网络对电路进行改进,通过Tina-TI仿真验证了改善后的驱动电路在2 MHz带宽内的噪声抑制能力和稳定性。实验结果表明,恒流驱动电路在3 KHz～2 MHz宽带内交流噪声有效值为224 nA,连续驱动电流2.5 h稳定度优于1.904×10^-6,1 h光功率积分时间1 s时的稳定度为1.177×10^-5。仿真与实验基本相符,驱动电路具有较高的稳定性和噪声抑制能力,同时,该分析方法对半导体激光器的超低噪声的驱动电路设计和优化具有普遍的理论指导意义。     

全相位数字滤波

本文提出全相位DFT数字滤波器,全相位FIR滤波器及全相位FFT频谱分析.全相位数字滤波器它有良好的滤波器频率特性,适用於频谱分析,多路复用和扩频通信中窄带干扰抑制等频域自适应滤波器.     

一种偏振检测QKD系统相位调制器驱动电路设计

回顾了相位编码方式实现协议的量子密钥分发实验研究的演进历程和最新进展,选取基于Michel son干涉仪的相位编码、偏振检测单向QKD系统为实验平台,提出一种以单片机和FPGA为核心的相位调制器驱动电路设计方法,并给出了相应实验结果,达到了预期的实验目的.     

基于DDS 与PLL 的C 波段宽带线性扫频源

利用直接数字频率合成(DDS)和锁相环(PLL)技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL 提供低相位噪声的宽带扫频参考信号,选用ADI 的DDS芯片AD9914,并利用阶跃恢复二极管(SRD)高次倍频电路结合二倍频器产生高达3400 MHz 的时钟信号。通过上位机配置AD9914 内部频率调谐字和数字斜坡发生器,产生512.5-987.5MHz 的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO 芯片设计C 波段锁相源,在宽带工作频率范围内对DDS 扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4. 1- 7. 9 GHz,在频率分辨率配置为0. 38 MHz 时,单向扫频周期为1 ms,扫频线性度为1. 58×10-6 。单频点输出时相位噪声优于-114 dBc/ Hz@ 10 kHz和-119 dBc/ Hz@ 100 kHz,杂散抑制优于69 dBc。     

一种高速高精度恒流输出驱动电路设计

设计了一种高速高精度恒流输出驱动电路.该电路通过消除反馈环路失配和增加输出阻抗的方式提高驱动电路输出电流的精度;同时通过减小功率晶体管过驱电压的方式加快输出电流的开启速度.该恒流输出驱动电路基于0.18μm BCD工艺设计,版图面积约为0.1 mm².通过芯片测试,该恒流输出驱动电路的输出电流为60 mA时,负载电压在0.3～4.5 V范围内输出电流精度为±0.16%;输出电流为120 mA时,负载电压在0.55V～4.5V范围内输出电流精度为±0.12%.输出电流为120 mA时,输出电流开启时间为20 ns.     

不同相位噪声谱对QPSK的性能影响分析

研究了相位噪声对QPSK系统的性能影响,利用高斯信道下带有相位噪声的条件误码率公式,分析了不同相位噪声谱所带来的解调损失。相位调制是一种恒包络调制方式,它对调制信号的相位偏移非常敏感,在单频相位噪声模型基础上,把相位噪声功率谱密度与相干解调的误码率公式相联系起来,计算了高斯信道条件下不同相位噪声谱对不同速率QPSK信号的解调损失。