RAID光纤通道适配器设计

在RAID光纤通道系统中,采用光纤接入来提高附网RAID带宽及其通道数传率,改写控制卡BIOS及驱动程序进一步挖掘其性能潜力,设计通道硬联逻辑使数据能高效直接传输到本机和网络用户。提出了用硬件描述语言VHDL描述RAID通道适配器模型。     

自检缓慢 原来是IDE设备惹祸

朋友使用的是升技的IP35主板、希捷80GB的IDE硬盘、Intel Core 2 Duo E4500处理器、2GB DDR2667内存。最近他终于没办法忍受狭小的存储空间,花钱购买了两块320GB的SATA硬盘,一步到位组建了RAID 0。可是新硬     

基于FPGA的TCP/IP协议卸载引擎设计

为解决高速、高并发、大数据量以太网通信中，TCP/IP网络协议处理导致的处理器资源过载、网络延时等问题，本文提出了一种基于FPGA构建TCP/IP卸载引擎的设计方法，采用数据发送通道与接收通道分离的架构，由协议共享模块统一管理连接状态及网络通信事件，控制数据收发过程。同时，设计了一种大数据块自动分片传输机制，有效降低大数据块发送的延时及对处理器资源的占用。实验结果表明，基于FPGA的TCP/IP协议卸载引擎在高并发网络通信场景下，能够高效处理网络通信协议，网络通信带宽保持较为稳定状态，512字节数据量的网络延时小于1μs。     

高速信号采集存储及传输系统的设计与实现

为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。     

基于存储管理规范SMI-S的RAID卡管理的设计与实现

以SAN/IP SAN为代表的网络存储技术被广泛应用,但复杂的体系结构及众多厂商的参与也带来了管理困难、互操作性差的问题,存储管理规范SMI-S是解决这些问题的标准规范。本文首先介绍存储管理计划规范(SMI-S)的基础知识,并根据此规范的工作特点及设计要求,设计并完成对RAID卡基本信息的获取,某些参数重新进行配置及指定磁盘组作RAID5创建操作的功能,实现对RAID卡的简单管理。     

基于FPGA的PXIe总线DMA设计与实现

PXIe总线标准是PCIe总线的工业扩展.通过对基于FPGA的PCIe IP Core的研究,在FPGA上实现了PXIe总线,并提出了PXIe总线DMA的新设计.从DMA作为总线主设备和总线从设备两种功能出发,设计了两个DMA通道,分别完成数据读和包的传输.并且设计了将小块离散数据整合成连续数据块的优化算法,使四通道PXIe能达到500MB/s的读写速度.经过实际信号的测试,验证了DMA模式数据传输的正确性及传输带宽.该系统可以满足高速PXIe总线传输带宽的要求,在工程应用中有显著的参考价值.     

RAID系统中管理模块的设计与实现

本文叙述了RAID的相关基本概念，介绍了所开发的RAID系统中的模块结构，以及各模块的主要功能；详细阐述了RAID系统中管理模块的主要内容：基于TCP／IP协议的SOCKET通信和RAID系统参数的配置。文章给出了SOCKET通信的程序流程图，分析了RAID系统的主要数据结构、配置方式以及变量更新的同步问题等内容。     

阵列矩阵RAID50研究——容量聚合与全并发策略

提出了一种跨多阵列通道的海量存储RAID50模型,通过采取多阵列卡的RAID0分条和阵列卡上多磁盘RAID5分条和校验的二级并发的数据组织与分块方式,以扩展块（大小等于阵列卡上的一个RAID5校验组）作为Cache和阵列之间数据交换的单位,实现了将阵列矩阵中所有磁盘的容量聚合及全并发访问。设计了该模型逻辑卷管理的最佳适配算法及二级地址映射算法。理论分析与实验结果表明：该策略将I/O响应时间降到了最低,且获得了与阵列通道数线性相关的逻辑卷容量和I/O性能。     

音频异步采样率转换IP的设计及联合仿真

以改进型Farrow结构滤波器为核心,设计了音频异步采样率转换的IP Core,并利用Simulink和硬件描述语言仿真器ModelSim构建服务器/客户端形式的仿真平台,实现对算法IP的联合仿真验证。实验结果表明,所设计的IP在信噪比等各方面均符合设计要求,该仿真方法高效、可行。     

同步RocketI/O通道绑定解决方法

在大规模接入汇聚路由器(ACR)高速转发引擎的设计中,采用Xilinx公司Virtex-4系列FPGA的高速通道来满足高速转发引擎与交换网络接口输入/输出高带宽、高稳定性的需求。针对应用RocketI/O IP核时会出现的通道绑定不同步问题,该文提出一种RocketI/O通道辅助绑定的方案。实验结果证明了该方案的有效性。     

基于NIOS的SCSI应用系统设计

介绍一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案,其应用系统控制核心选用了基于NIOS软核的微处理器,将SCSI控制单元的外部主机处理器,DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现,在能充分利用逻辑器件资源的同时,使得设计更紧凑、灵活、高速和可靠。     

基于SOPC的SCSI应用系统设计方法的研究

在分析了SCSI应用系统结构和常规设计方法的基础上，提出了一种基于可编程片上系统和处理器软核技术的SCSI应用系统的设计方案，其中应用系统控制核心选用了基于NIOS软核的微处理器，将SCSI控制单元的外部主机处理器，DMA数据通道控制和数据缓存控制逻辑等集成在1片FPGA上实现，在能充分利用逻辑器件资源的同时，使得设计更紧凑、灵活、高速和可靠，     

用于片上网络的网络接口设计

提出一种用于由双通道路由器组成的片上网络系统的网络接口。该网络接口符合AMBA总线协议,能根据IP核的通信请求,自动选取通信方式,向IP核隐藏通信细节,充分利用双通道路由器中控制包通道与数据包通道分离的特点,方便系统编程。使用SMIC0．13gm工艺综合后,该网络接151的面积仅为0．3mm^2。     

高性能FTP服务系统的研究与实现

基于FTP协议中控制流和数据流逻辑分离的特点，提出了一种新型的高性能FTP服务系统。该系统在实验室原有研究成果的基础上，通过增加存储子系统(磁盘阵列)与网络客户之间的网络通道，使所有网络服务请求由服务器统一管理，而数据则由磁盘阵列本身直接从网上接收和发送。这种命令与数据的分离免除了数据流在服务器与磁盘阵列之间的往返传送和存储转发，极大地提高了系统的平均响应速度。     

基于MC8051软核的星载智能1394终端

提出了一种星载IEEE 1394智能终端的设计方案,介绍了基于MC8051软核与Actel APA系列FPGA开发IEEE 1394总线接口的设计过程与要点,实现了灵活、小型化、易于扩展的1394总线接口。     

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。     

高速多DSP数字语音处理卡的研制

介绍了一个以高速多DSP为核心的数字语音处理卡的设计方法。在该处理卡的设计中,使用了6片IT公司的16位定点高速DSP TMS320VC549,每个处理卡可以处理16路话音信号。高性能DSP的使用保证了话音数据能够正确及时地得到处理,它构成了IP电话的处理核心。     

高性能低功耗微控制器IP软核设计综述

介绍了IP核复用技术及微控制器的发展趋势,探讨了国内外微控制器芯片设计的现状;提出建立高性能、低功耗微控制器IP核库是我国IC设计业的一个发展方向。     

Linux下iSCSI存储系统中逻辑卷管理的设计与实现

iSCSI存储是一种新型的存储技术，将逻辑卷管理模块应用于iSCSI存储系统，可以提高系统的性能和可靠性。文章研究了RAID技术以及iSCSI存储系统的原理和工作流程，提出了Linux系统下iSCSI存储系统中逻辑卷管理的设计方法，并提供了一套参考实现。