S波段数字分频锁相调频振荡源

介绍了一种工作在Ｓ波段，全数字分频锁相调频振荡源的电路构成方案、工作原理、设计方法和实验结果。该调频振荡源电路结构简单，调试容易，工作稳定性好，在再入遥测发射设备中有较大的实用价值。     

分频锁相单元电路的基本工作原理及故障处理

分频锁相单元电路的基本工作原理及故障处理扬州电视台钱毅我台市县微波网所用的西安微波设备厂生产的ＷＳＦ７－１３型收发信机，其发信本振源采用了分频锁相技术，本文结合实际故障的处理，说明它的基本工作原理。分频锁相单元电路从功能上可分为四个部分：（１）电源部...     

用PIC单片机实现50Hz锁相信号发生器

在 ＵＰＳ不间断电源系统的设计中，与外部交流电压锁相的 ５０Ｈｚ正弦信号发生器是十分关键的一部分， 本文介绍了一种利用数字信号处理技术通过ＰＩＣ单片机实现此电路的方法。     

锁相环集成电路NE／SE564原理及应用

本文介绍锁相环集成电路ＮＥ／ＳＥ５６４的内部结构、引脚、电路特性，技术参数，给出１２倍频锁相倍频器的实用电路。     

基于CPLD的光伏逆变器锁相及保护电路设计

针对“5kW光伏并网逆变器”实际项目中的锁相及保护电路．分析了光伏逆变器在硬件锁相和硬件保护等方面的需求,给出了基于CPLD的数字锁相技术和保护电路的理论原理,以及模块设计与实现方法。     

基于74HC4046AD的感应加热电源设计

针对感应加热过程中,铁质负载的电阻率和磁导率会发生变化,使谐振频率发生变化的情况,文中介绍了一种锁相驱动方案。该方案可以实现负载频率自动跟踪,它的电路包括锁相环电路、同步信号提取电路和隔离驱动电路三部分。其中锁相电路实现负载频率的跟踪,同步信号提取电路和隔离驱动电路实现IGBT驱动。设计并制作一台2.5 kW/20 kHz感应加热电源样机,通过给注塑机炮筒加热,实验数据表明锁相驱动方案锁相稳定。     

用于无绳电话的嵌入式锁相频率合成器

设计了一种用于无绳电话的锁相频率合成器,可以基于ＢｉＣＭＯＳ工艺与高频接收模拟电路实现单片集成。着重讨论了鉴频／监督相器的原理、死区、最大频率限制及其输出电路。给出了硬件实现的具体线路图,并对模拟结果进行了讨论。     

INMARSAT船站中一种典型的调制解调电路分析

本文分析了ＩＮＭＡＲＳＡＴ船站中一种典型的调制解调电路的组成及共工作原理，、该船站的调制采用相位选择的模拟锁相技术，     

SDH通用定时再生电路研究（上）

本文提出了一种用ＰＬＬ－ＶＣＰＳ作定时再生电路的新方法，即在传统锁相五耻引入一条压控移相器反馈控制支路对输入数据流先进行相位调整，再送入鉴相器进行相位比较，从而改善了普通上环定时再生电路的输入抖动容限，使该电路既有很高的等效Ｑ值，又有较大的输入抖动容限，因此能同时兼容ＩＴＵ－Ｔ建议Ｇ．９５８规范的两种ＳＤＨ再生中继器，文中从理论上分析了ＶＣＰＳ支路对整个定时再生电路输入抖动容限和抖动传递函数的影响     

基于DSP的UPS数字化锁相控制实验系统设计

设计了基于DSP TMS320LF2407A的UPS实验系统,阐述了系统的设计意义和基本构成,重点介绍了数字锁相过程中的市电电压采样电路和市电电压过零捕获电路,以及数字化锁相的软件设计。该实验系统对电力电子技术课程的教研深化以及实验设备的创新具有积极意义。     

A Millimeter Wave Phase Locked and Frequency Multiplying Source

A millimeter wave phase locked and frequency multiplying source is proposed in this paper. The design includes an X-band phase locked loop (PLL) frequency synthesizer as the base frequency source, and a monolithic millimeter wave frequency tripler, which is developed by using OMMIC 0.18μm pHEMT process. The PLL and the tripler are integrated in a single circuit board to make a low-cost and compact frequency source with the size of 6cm × 5cm. Measurement shows an output power of more than 4.8dBm at the frequency range from 35 to 36.7GHz. A phase noise of about -92dBc/Hz at 100kHz offset is achieved.     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

一种用于光学条纹相机的种子源设计

介绍了一种基于锁相环及频率合成方法产生高重复频率正弦同步扫描种子源产生技术。利用锁相环实现了正弦信号与触发光脉冲的同步跟踪, 并通过频率合成实现对正弦小信号的频率、相位、幅度的调制。调制相位可实现扫描时间的延迟, 调节振幅可实现不同扫描速度。电路系统进行了实验测试, 获得频率可达250 MHz、时间抖动小于10 ps的稳定正弦同步扫描种子源, 证明设计达到了预期目标, 满足光学条纹相机对种子源频率、幅度、抖动的高精度需求。     

基于DDS＋PLL一种快速跳频频率合成电路的设计与实现

通过介绍DDS＋PLL的工作原理,综合利用PLL和DDS的优缺点,提出了扫频源频率合成电路设计方案。主要针对具体电路的设计与实现方法进行详细阐述,给出了相应测试数据,并对相关问题进行了分析。     

用于锁相环快速锁定的鉴频鉴相器设计

针对鉴频鉴相器(PFD)的盲区现象对锁相环路的锁定速度的影响,设计了一种PFD结构,可以实现锁相环路的快速锁定。该结构在传统PFD的基础上,利用内部信号的逻辑关系进行逻辑控制,其输出特性呈现非线性;在输入相位差大于π时,抑制了复位脉冲的产生,避免了输入时钟边沿的丢失,有效消除了盲区,加快了锁相环的锁定速度。设计采用SMIC 0.18μm标准CMOS工艺,采用全定制设计方法对该PFD结构进行了设计、仿真分析和验证。结果表明,采用该PFD结构的锁相环,在400 MHz工作频率下锁定时间为2.95μs,锁定速度提高了34.27%。     

2.488 Gbit/s时钟数据恢复电路的设计

利用Cadence集成电路设计软件,基于SMIC 0.18 μm 1P6M CMOS工艺,设计了一款2.488 Gbit/s三阶电荷泵锁相环型时钟数据恢复(CDR)电路.该CDR电路采用双环路结构实现,为了增加整个环路的捕获范围及减少锁定时间,在锁相环(PLL)的基础上增加了一个带参考时钟的辅助锁频环,由锁定检测环路实时监控频率误差实现双环路的切换.整个电路由鉴相器、鉴频鉴相器、电荷泵、环路滤波器和压控振荡器组成.后仿真结果表明,系统电源电压为1.8V,在2.488 Gbit/s速率的非归零(NRZ)码输入数据下,恢复数据的抖动峰值为14.6 ps,锁定时间为1.5μs,功耗为60 mW,核心版图面积为566 μm×448μm.     

锁相环CD4046的应用设计及研究

讨论锁相环的原理及应用,设计基于锁相环CD4046的锁相频率合成器和鉴频电路,对电路作了实验验证和分析。该设计电路简单实用。能较好地说明锁相环的应用设计过程及优势,利于对锁相环应用的研究。     

太阳能直放站锁相环系统设计与应用

由于移动通信技术的发展,通信频率的变化范围越来越宽,为了解决太阳能直放站锁相环系统在满足输出频率和相位稳定的同时,兼顾直放站太阳能电源对整个系统实现低功耗供电的问题,文中研究了锁相环原理,分析了GSM太阳能直放站锁相环系统,采用高度集成的锁相环频率合成器和高转换效率的电源,并进行了其具体的电路设计与应用,同时进行了锁相环系统测试,满足直放站频率合成输出的性能要求。     

基于数字锁相环的温控变频电路设计

CC4046集成电路锁相环采用RC型压控振荡器,外接RC作为充放电元件,电路简单、成本低廉、实用价值大,可广泛应用于广播电视系统,各种通信系统,以及频率合成,自动控制及时钟同步等技术领域。利用数字集成锁相环组成温控变频电路可以克服常见温控系统可靠性低、抗干扰能力差的缺点,为温度的精确测量及需要进行温度检测控制的设备提供了一种可行的电路设计方案。     

高质量微波信号源发生器的研制

信号源的合成技术按频率合成的方法可分为三大类:直接式频率合成,锁相式频率合成和直接数字式频率合成.以Peregrine公司的一款高性能单片锁相环频率合成器PE3236为例,介绍了微波信号源发生器研制中的关键实现技术,并给出部分实验测试数据.