基于单片机的FPGA并行配置方法

讨论了基于SRAM技术的可编程逻辑器件FPGA的编程方式,并以ALTERA公司FLEX10K系列器件为例,提出了一种利用单片机AT89C52对FPGA进行在线PPA(被动并行异步)配置的实用方法。实践表明,用单片机对FPGA进行并行配置,具有配置时间短、准确率高、易于实现等优点,该方法可以广泛地应用于不同领域。     

基于TCP/IP的单片机软件远程升级

为解决单片机系统中软件远程升级难的问题,设计一种基于TCP/IP的单片机远程升级方案.该方案采用P89V51RD2单片机,实现了一个简易的TCP传输协议;利用其IAP功能,通过超级终端的TCP/IP(Winsock),将更新的HEX文件烧写至远程单片机系统中完成软件升级.     

基于CAN总线的智能车的设计

主要介绍了基于CAN总线的智能车的设计,详细描述了基于SST89E564RD微处理器的采集节点以及基于TMS320F2812DSP的控制节点,并给出了整个系统的软硬件设计及实现结果。     

基于单片机SST89E564的数据采集系统

当前市场上的51系列高性能单片机完全取代了传统的8051单片机,并且这些单片机价格非常便宜,有极高的性能/价格比.该系统以单片机SST89E564为核心,设计了一个对性能指标进行检测并显示的数据采集控制系统.     

SST89E/V58RD2和SST89E/V516RD2的安全性设计

SST89E／V58RD2／SST89E／V516RD2加密系统里有两种不同加密方式：硬件加锁（Hard Lock）和软件加锁（Soft Lock）。用这两种安全加密方式对内部2块Flash加密共有6种不同的组合。     

FPGA器件的在线配置方法

介绍基于SRAM LUT结构的FPGA器件的上电配置方式;着重介绍采用计算机串口下载配置数据的方法和AT89C2051单片机、串行EEPROM组成的串行配置系统的设计方法及实现多任务电路结构中配置的方法,并从系统的复杂度、可靠性和经济性等方面进行比较和分析。     

P89C51RD2的可定制人机交互界面设计

介绍一种可定制的人机交互界面的软硬件系统设计。该系统以功能强大、资源丰富的P89C51RD2单片机为核心,使用IAP（在应用编程）功能保存PC机上可视化人机界面定制软件设计好的界面信息,通过构建链表网络实现界面可定制功能,并利用串口通信实现与控制系统的信息交互。该系统可广泛应用于各类产品的人机交互界面开发中,缩短产品的开发周期,降低产品的开发成本。     

基于P89V51RD2的IAP设计

传统的芯片烧写方法通常将芯片从系统中移出,且必须采用专门的烧录器烧录.ISP(在系统编程)则只需要借助简单的外围串口电路与PC相连实现编程,但需要使其进入ISP模式,并且编程结束需要退出重新上电.IAP(在应用中编程)通过调用芯片厂商提供的IAP子程序以及可编程看门狗实现远程编程更新.详细介绍IAP编程时子程序在Flash中的绝对地址分布,实现IAP功能程序的详细步骤以及注意事项.     

利用PowerPC对多片FPGA并行配置的设计与实现

为了克服JTAG等常用FPGA配置方式存在的下载速度慢等缺点,设计了一种利用PowerPC对多片FPGA进行并行配置的方案。借助PowerPC通用输入/输出口产生控制逻辑,利用其本地总线并行下载配置数据。该方案可以选择8 bit、16 bit以及32 bit位宽下载方式,依次实现对多片FPGA的并行配置。经实测,利用JTAG口对XC6VSX475T芯片进行配置需要48 s,而采用本方案可将配置时间缩短至1 s左右,大大缩短了配置时间。     

适应远程升级的FPGA配置方法

针对现场可编程门阵列（FPGA）远程升级的需求,介绍了几种可实现的适应远程升级的FPGA配置方法。通过对器件配置原理的分析比较,结合工程实践,重点提出了两种基于主动串行（AS）模式的配置新方法：通用型远程升级配置方法和新型远程升级配置方法。这两种配置方法对于单板调试没有影响,易于实现远程升级而不增加任何分离器件,对于成本和功耗的降低也有较明显的优势。     

基于ARM的FPGA加载配置实现

本文讨论了使用ARM对ALTERA公司Cycloe系列FPGA可编程逻辑器件的配置一种新方法,介绍了配置原理和常见配置的方式,给出详细的硬件软件设计。     

基于ARM微控制器配置FPGA的实现

介绍了基于ARM内核的ATMEL AT91FR4081微控制器以JTAG的ISP方式配置XILINX XC2S150PQ208 FPGA的实现过程。这是一种灵活和经济的FPGA的配置方法。介绍了ISP和JTAG的原理、系统实现的流程、硬件电路设计、JTAG驱动算法的实现和配置时间的测试结果。     

FPGA芯片内部可重构配置系统设计

设计了可以配置单个逻辑阵列的FPGA芯片内部配置系统结构,提出了可重构配置的电路结构。在现有FPGA芯片结构的基础上,设计了可以根据实际需要有针对性地调整配置操作的系统以及相关的通信协议,使得调试开发过程中的操作时间尽可能缩短。     

基于ARM和NAND Flash的FPGA加载配置在TD-LTE中的实现

提出一种基于ARM和NAND Flash的FPGA加载配置的设计。选取Virtex-5系列的XC5VSX95T和ARM11系列的S3C6410处理器作为硬件平台,研究了利用NAND Flash自启动、以8 bit的SelectMAP模式配置FPGA的流程及实现。介绍了其配置原理、软硬件实现过程以及实现结果分析,重点分析了ARM+NAND的控制方法。该方案已在TD-LTE无线综合测试仪表中成功应用,是一套灵活和高效的FPGA配制方法。     

一种低存储高速并行小波变换算法的FPGA实现

基于Altera公司的低成本、高密度Cyclone Ⅱ系列FPGA实现了小波变换的VLSI架构设计,最大化减少了算法对片内存储器的需求,降低了功耗。由于设计能够对图像同时进行行列变换,系统处理速度快,为图像实时处理提供了基础。     

Cyclone系列可编程逻辑器件配置实现

本文介绍了Cyclone系列基于查找表(LUT)技术、SRAM工艺的FPGA配置方式,完成了用USB控制芯片作为微处理器对FPGA的进行被动态配置。     

Rijndael扩展算法及其FPGA实现

本文探讨了长度大于256比特明文和密钥的Rijndael密码扩展算法,提出了一种增强扩展密钥安全性的方法,介绍了Rijndael算法的FPGA模块的硬件实现。     

基于FPGA快速AES算法IP核的设计与实现

用硬件实现数据加密过程比软件实现更具有优势,已成为信息安全的主流方向。数据传输速度则是加密系统的一个重要指标。文章基于FPGA采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的设计方法。在使用较低时钟频率的情况下,获得了更大的数据吞吐量和更快的传输速度。