VHDL语言在EDA仿真中的应用

介绍了VHDL语言及其基本特点，讨论了VHDL语言在EDA中的诸多优点，并以交通信号灯主控制电路的设计为例，说明了用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用，给出了交通信号灯主控制电路的时序仿真波形。仿真结果表明VHDL语言应用于数字电路仿真是切实可行的，在跟踪性和快速性方面达到了令人满意的效果。     

基于VHDL的数字系统设计和优化

基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点。同时也是EDA技术的重要组成部分。通过设计实例，比较详尽地介绍了利用VHDL语言进行数字电路系统设计的流程结构和技术特征，并对设计的优化进行深入的研究和讨论。     

基于VHDL实现的自动售货机芯片设计

VHDL语言是一种功能强大应用广泛的数字电路硬件描述语言,运用该语言进行集成电路芯片设计可以在不涉及具体电路情况下对集成电路芯片进行模块化设计并详细规定各个单元电路模块功能。此设计使用VHDL语言实现了一种自动售货机芯片,该芯片能够设定多种商品和货币的交易模式,并智能精确地完成交易过程。经MAXPLUS II进行仿真实验表明该设计具有设计全面、功能完善、交易准确等特点,达到了设计要求。     

VHDL语言在数字电路教学中的探讨

指出了电类专业的学生，应该熟悉掌握VHDL语言，探讨了把硬件描述语言引入数字电路教学首先要向学生介绍VHDL语言设计的基本内容，然后要求学生完成一个VHDL语言的综合设计。实践表明，这种方法有助于克服学习VHDL语言中的一些难点。     

VHDL中信号与变量的教学体会

针对在VHDL语言课程教学中,如何设置数字电路设计中的数据对象的若干教学问题进行了探讨。文中首先论述了VHDL语言的数据对象的一些基本概念;重点阐述了在教学中如何通过实例使学生能够分清VHDL语言的信号与变量这两个极易混淆数据对象的使用区别;同时,指出了在应用其进行设计过程中应注意的一些问题。从几次的教学效果来看,本文提出的方法对VHDL语言教学,以及VHDL设计都具有一定的指导意义。     

用VHDL实现数字时钟的设计

以一款数字钟设计为例,较详细的介绍了如何用VHDL语言设计数字电路,并给出了部分程序、仿真波形图,并在MAX＋plusⅡ中进行编译、仿真、下载。由此说明利用VHDL开发数字电路的优点。     

VHDL语言在数字电路中的设计与应用

根据教学实残，介绍了VHDL硬件描述语言进行工程设计的优点。他既是一种与实际技术相独立的语言，不束缚于某一特定的模拟程序或数字装王上，也不把设计方法强加于设计者，他允许设计者在其使用范围内选择工艺和方法，描述能力极强，覆盖了逻辑设计的诸多领域和层次，并支持众多的硬件模型；也是一种在数字电路教学中全新的理论联系实际的教学方法和全新的培养学生实际动手能力的有效工具。同时简要地说明VHDL硬件描述语言的支撑软件Max PlusⅡ。并结合实例详细阐明VHDL语言在Max PlusⅡ软件的环境下对数字电路的设计、应用方法及使用时需注意的几个方面事项。     

VHDL在数字逻辑电路设计中的应用方法

VHDL是用于逻辑设计的硬件描述语言,具有齐全的设计技术,应用方法也比较灵活,能够解决信息交换和设计维护方面的困难,文章介绍了VHDL语言在数字逻辑电路设计中的应用方法,以便大家更好地掌握VHDL语言的应用。     

基于VHDL语言设计数字频率计

文中运用VHDL语言，采用Top To Down的方法。实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中。经实际电路测试，该系统系统性能可靠．     

一种基于FPGA的3B4B编译码电路

mBnB码是光纤通信系统中常用的码型之一，本文介绍了一种简单实用的384B编码方法，并提出了用Altera开发系统的硬件描述语言VHDL实现全数字384B编译码电路的设计思想和方法，最后给出了波形仿真结果。在接收机中如何用全数字技术完成位同步信号提取是可研究的一个课题，本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开.实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案.同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求.     

帧同步系统的FPGA设计与实现

为能在数字通信系统的接收端将每帧数据区分开,实现正确译码,提出一种采用FPGA实现帧同步系统的设计方案。同步保护电路的设计提高系统的可靠性,在Quartus II开发软件上用硬件描述语言实现帧同步电路设计,并给出FPGA设计的实验仿真,实验结果表明该电路系统工作正确可靠,满足设计要求。     

基于CPLD的脉冲计数器设计

介绍了用CPLD HDL的EDA技术作为开发手段,实现对16通道脉冲信号计数的脉冲计数器的设计。该方法具有设计周期短,内部电路模块可移植的特点,解决了以往数字电路小规模多器件组合的设计瓶颈,经实际电路测试,该系统性能可靠。     

基于MAX＋PLUSⅡ软件平台设计简易数字频率计

用标准计数器设计4位数字频率计使用器件多,电路复杂,CPLD（复杂可编程逻辑器件）和EDA（电子设计自动化）技术已经代替传统的设计方法,逐渐成为电子系统设计者的主要设计手段。文中采用自顶向下的方法在一片CPLD芯片上实现4位简易数字频率计。详细给出了CPLD内部基于MAX＋PLUSⅡ开发软件,利用VHDL硬件描述语言和原理图的输入方式来实现电路的具体过程,以及外围被测信号限幅整形电路和时基信号产生电路原理图,电路简单且便于修改,经实际电路测试,该系统性能稳定,EDA技术使数字系统的设计进入一个更新、更快的发展阶段。     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.