台积电和ARM合作降低65纳米测试芯片的功耗

台积电和ARM公司宣布双方在65纳米低功耗测试芯片上的设计合作，显降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。     

IBM和特许半导体向65纳米平台提供ARM Artisan系列产品

2005年6月6日，ARM公司宣布：IBM和特许半导体为其共同开发的65纳米工艺通用平台提供ARM Artisan Metro低功耗平台和ARM Artisan Velocity高速PHY系列产品。这一65纳米的协议进一步加强了三家公司为IBM—特许半导体90纳米通用平台所作的联合开发的努力，使代工厂合作伙伴的设计兼容性和生产灵活性方面有了更大的提高；同时，ARM Artisan的物理IP解决方案也帮助代工厂将尖端的低功耗设计技术和高速连通性能带入片上系统（SoC）设计的主流。     

ARM Artisan低功耗IP被联华电子选用于130纳米工艺

2005年5月26日，ARM公司和联华电子联合宣布：两家公司签订协议，ARM将向联华电子先进的130纳米工艺技术提供Artisan Metro低功耗IP平台。ARM Artisan物理IP是专为高性能的便携式电子设备所开发的，能够在提高密度和良产率的同时显著地降低功耗；功耗最高降低80%，面积最高缩小20%，并提高良产率，为联华电子130纳米工艺最优化后的ARM物理IP向代工厂用户提供理想的低功耗便携式IC设计解决方案。     

嵌入式移动终端内置WIFI的低功耗设计

目前嵌入式移动终端设备加入WIFI技术实现无线传输数据与语音是技术热点,并具备巨大的商业价值.在既定的电池能耗限定条件下,降低WIFI子系统的功耗,延长设备的工作和待机时间是嵌入式WIFI内置设计的技术瓶颈.本文采用ARM7系列的LPC2220作为微处理器的嵌入式开发平台,重点分析NXP(恩智浦)半导体公司的高集成度BGW200WIFI芯片.系统提出了WIFI硬件与射频电路设计、WIFI底层软件驱动开发的设计思路,尤其是四种低功耗节电管理模式,并最后给出了WIFI系统功耗的实际测试结果.     

FPGA的功耗概念与低功耗设计研究

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,而功耗增加又导致芯片发热量的增大和可靠性的下降。因此,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文围绕FPGA功率损耗的组成和产生原理,从静态功耗、动态功耗两大方面出发,分析了影响FPGA功率耗散的各种因素,并通过Actel产品中一款低功耗的FPGA进一步进行说明。最后提出了在FPGA低功耗设计中的一些问题。     

龙芯3号多核处理器的低功耗测试技术

龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考虑测试时间和测试开销的低功耗测试方案,并对整套方案中的各种技术在功耗、面积、时延以及测试时间等方面进行了详细分析.针对龙芯3号测试功耗主要消耗在逻辑电路的翻转和测试时钟网络上的特点,采用IP级测试分割技术减少逻辑电路和时钟网络的翻转;采用门控时钟对局部扫描触发器进行控制减少单核扫描捕获期间的逻辑翻转,并采用了阻隔门技术、不关心位(X位)填充技术减少单核扫描移位的逻辑翻转.实验结果表明,龙芯3号4核处理器达到了预定小于15W的测试平均功耗需求,单个IP核最大平均功耗降低为6W左右,约是正常功能平均功耗的40%,有效地保证了芯片的测试质量.     

智多微电子公司设计低功耗手机多媒体处理芯片

2005 年 4 月 7 日,集成电路设计公司智多微电子(上海)有限公司(Chipnuts Technology (Shanghai) Inc.)和ARM联合宣布,智多微电子通过ARM Foundry Program获得ARM7TDMI处理器和ARM926EJ-S处理器的授权,将用于其下一代手机多媒体芯片解决方案的设计。基于ARM7TDMI处理器和ARM926EJ-S处理器,智多微电子将分别设计低端及高端的低功耗手机多媒体芯片。智多微电子公司设计低功耗手机多媒体处理芯片     

上海复旦微电子公司获ARM7TDMI授权用于消费电子产品

2003年12月17日ARM公司宣布:上海复旦微电子股份有限公司已通过ARM代工计划,获得ARM7TDMI微处理器内核授权。上海复旦微电子将采用ARM内核技术设计开发低功耗、低费用的音频、成像多媒体处理器,运用于消费电子产品中。该多媒体处理器将在中芯国际(SMIC)投片生产。结合ARM7TDMI内核面积小、功耗低的技术优势和中芯国际的本地制造能力,可以减少产品的上市时间。ARM向上海复旦微电子提供ARM7TDMI内核授权,展现了ARM公司向国内的无晶圆芯片设计厂商和代工厂商提供的灵活、赋有竞争力的业务模式的价值。通过ARM代工计划这样的…     

14 nm工艺下基于CUPF的数字IC低功耗物理设计

随着集成电路生产工艺的迅速发展,功耗作为芯片质量的重要衡量标准引起了国内外学者越来越多的重视和研究。当晶体管的特征尺寸减小到纳米级时,其泄露电流的增加、工作频率的提高和晶体管门数的攀升极大提高了芯片的功耗。同时,传统的基于UPF(Unified Power Format)的低功耗设计流程存在着效率低、可修复性差等缺点。针对以上问题,以14 nm工艺下数字芯片fch_sata_t模块为例,简要介绍了全新的基于CUPF(Constant UPF)的低功耗物理设计流程,利用门控电源和多电源电压等技术对芯片进行低功耗设计。最终,通过Synopsys旗下PrimetimePX提供功耗分析结果,证明了芯片功耗满足设计要求。     

芯片功耗与工艺参数变化:下一代集成电路设计的两大挑战

目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战.文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺参数变化(process variation).首先分析了纳米工艺下芯片功耗的组成、高功耗的诸多危害和目前主要的低功耗设计方法;然后分析了工艺参数变化的组成,较大工艺参数变化对电路设计的影响以及电路性能分析、功耗分析和低功耗设计的统计式算法;最后结合笔者的研究工作,简单地对下一代集成电路设计的相关研究热点进行预测.     

ADI公司与台积电公司将65nm制造工艺用于SoftFone基带处理器

美国模拟器件公司（Analog Devices，Inc．）和台湾积体电路制造股份有限公司发布一项两家公司经过长期合作取得的重大成果：将台积电公司的65nm制造工艺用于ADI公司的SoftFone基带处理器。这项设计成果将有利于降低成本和功耗，尤其适用于无线手机高级多媒体应用。[第一段]     

液晶显示控制器的低功耗体系结构设计

随着液晶显示系统在手持设备中的广泛应用,低功耗已经成为液晶显示控制器芯片设计的重要目标。本文从体系结构层次讨论了液晶显示控制器的低功耗设计方案,主要包括系统时钟分配和显示数据压缩两个方面。功耗分析结果表明,这两种设计技术极大降低了芯片的功耗。     

基于软件无线电架构的手持式频谱仪硬件设计

以手持式频谱仪为背景,设计一种基于软件无线电架构的、高集成度的、低功耗的手持频谱测量平台。该平台采用Xilinx公司28nm高性能功耗比Spartan 7序列的FPGA芯片XC7S100和TI公司集DSP和ARM为一体的双核CPU芯片OMAP-L138为主处理器,选用低功耗、高宽温、自身发亮的AMOLED屏为人机交互模块,通过EMIFA、UPP等外部拓展接口及强大的数据处理能力,结合时钟、电源模块,形成了并行与浮点计算优势互补的手持式数字信号处理系统,解决了频谱仪中频、零频信号的并行处理及复杂的浮点模型解算问题,该系统能具有体积小、精度高、高性能功耗比等特点,在户外等测试现场具有广泛的运用前景。     

中小尺寸液晶屏图形显示控制芯片的低功耗设计

在VLSI设计中,低功耗的要求已经变得越来越重要。低功耗设计可以在不同的设计层次考虑．采用低功耗技术的层次越高,对功耗的改善越显著。本文针对一款中小尺寸液晶屏图形显示控制芯片的设计,提出了一种有效的低功耗设计方案。通过功耗分析比较表明．该设计方案极大的改善了这款芯片的功耗特性。     

一种低功耗可重构Cache的重构算法

随着半导体技术的发展,芯片上的功率密度也逐渐增大,这使得功耗问题在芯片设计时越来越受到人们的关注.片上Cache是处理器芯片中的主要功耗源之一,采用低功耗Cache可有效降低处理器整体功耗.对低功耗Cache设计进行了研究.介绍了当前低功耗Cache设计的主要方法和一种低功耗可重构的数据Cache的体系结构及相应的重构算法.给出了一种新的重构算法——LoW-High Boundary（LHB）算法.实验表明LHB算法在性能和功耗上均优于原算法.     

手持式RFID读写器的低功耗设计与测试

为满足手持式RFID读写器的低功耗要求,提出了一种在低功耗硬件的基础上,通过软件调节系统的工作时钟频率和管理系统的工作模式来降低读写器系统功耗的设计方法.并为测试系统的功耗设计了相应的测试软件.测试结果表明,该低功耗设计方法可有效地降低系统的功耗.     

基于BCSM250的WiMAX数据卡设计与实现

为了满足市场上对WiMAX数据卡的功耗和性能方面的需求,提出了一款以Beceem公司的BCSM250芯片为基础,低功耗、高性能的WiMAX数据卡的软硬件解决方案。最后给出了该设计的测试结果和结论。     

芯片功耗管理：权衡性能和功耗

动态频率和电压调整,时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法,更加新的方法正在完成之中。把数目不断增加的晶体管和越来越高的性能挤到尺寸越来越小的芯片级产品(和嵌入式微处理器)中去,正揭示了一个亟待解决的功耗问题。随着硅器件产品不断缩小到90纳米、65纳米甚至更小的处理节点时,不是运行速度而是能耗成为了性能瓶颈。     

ARM的新成员Cortex-A12核心架构介绍

ARM作为全球规模最大的移动SOC授权厂商,先后开发了多款ARM架构的SOC芯片,其中CPU架构部分就有目前比较流行的Cortex-A系列的Cortex-A8、Cortex-A9以及Cortex-A15等。不过ARM最新的Cortex-A15功耗较高,在手机中使用效果不算很好。因此,ARM还需要在为20nm以及以后的手机制程开发一款性能优秀、功耗较低的SOC芯片CPU架构,这就是Cortex-A12,这款架构以功耗控制为主要目标,兼顾了高性能和低功耗,是目前大有希望的全新架构。     

基于WiFi的超低功耗温湿度网络传感器设计

WiFi技术的功耗和定位问题是阻碍其在无线网络传感器中应用的核心问题.以集成了WiFi功能和ARM7内核的SoC芯片GS1010为核心,设计了一款超低功耗温湿度网络传感器,使用SHT15温湿度传感器对温湿度数据进行长期监测.软件系统在μC/OS-Ⅱ嵌入式实时操作系统下,实现了基于睡眠/唤醒机制的低能耗管理、基于SNMP协议的网络管理、基于RSSI的无线定位,以及传感器数据采集和无线传输.测试结果表明传感器工作稳定,达到低功耗温湿度监测和无线定位的要求.