高压功率集成电路的混合模拟

提出了高压功率器件统一网络模型,并在SPICE3和PISCES2B的基础上,利用两级牛顿迭代法,开发了高压功率集成电路的电路——器件混合模拟软件.利用该软件对一个高压LDMOS开关电路进行了混合模拟.通过该种模式的模拟,能直接分析器件参数对电路性能的影响,为高压功率集成电路的设计提供了方便.     

高压功率集成电路的混合模拟

提出了高压功率器件统一网络模型 ,并在 SPICE3和 PISCES2 B的基础上 ,利用两级牛顿迭代法 ,开发了高压功率集成电路的电路——器件混合模拟软件 .利用该软件对一个高压 LD-MOS开关电路进行了混合模拟 .通过该种模式的模拟 ,能直接分析器件参数对电路性能的影响 ,为高压功率集成电路的设计提供了方便 .     

智能功率和高压集成电路及相关MOS技术

本文阐述了MOS高压和功率集成电路的现状。在前言部分叙述了这些集成结构的发展,回顾了与分立器件相比的一些主要优点,提出了一些关于集成方法的问题。对于用MOS技术制作并用作集成电路功率开关的各种器件结构进行了评述。考虑了最近开发的两大电路系列:(1)智能功率技术,它包括与控制电路和保护电路集成在一起的单个或多个纵向(共漏)功率开关;(2)高压集成电路,其功率器件是横向的,电流能力较低,其控制电路(CMOS或双极)具有较高的集成密度。提出了设计智能功率开关的一些主要功能问题。对于主要的晶体管单元结构,特别是限热电路和稳偏网络,作了详细介绍。可以看出,在电气波动和与工艺有关的参数变化方面及非稳定因素方面,所涉及的模拟电路都可做到非常稳定。     

高压BCD集成电路中高压功率器件的设计研究

高压功率集成电路的设计与制造因其具有的高技术难度而极具挑战性。所谓高压功率集成电路 (HV-PIC) ,是指将需承受高电压 (需达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。文中以器件模拟软件 Medici为工具 ,用计算机仿真的方法 ,研究了高压 BCD电路中高压功率器件的设计问题 ,其中包括器件结构、掺杂浓度、结深等主要参数及其它一些技术因素对器件耐压的影响 ,并给出了相应物理意义上的分析。根据这一设计 ,在国内进行了一块高压功率 BCD集成电路的试制 ,经测试 ,耐压超过 660伏 ,输出功率 40 W,且电路的其它器件参数达到设计值 ,IC电路整体功能正常 ,所有参数达标     

横向高压功率器件的进展

由于横向高压功率器件在功率集成电路及智能功率电路中具有极其重要的用途，近年来，各种各样的横向功率器件层出不穷。文章讨论了近年来横向功率器件的发展及其主要特性，并对它们进行了详细的分类，以期对各种横向功率器件的特性及其优缺点有一个全面的了解。     

高压功率集成电路中LDMOS的设计研究

高压功率集成电路(HVPIC),是指将需要承受高电压(达数百伏)的特定功率晶体管和其它低压的控制电路部分兼容,制作在同一块IC芯片上。本文以器件模拟软件MEDICI为工具,用计算机仿真的方法,研究了一种适用于高压功率集成电路的单晶结构的LDMOS的设计问题,其中包括器件的N阱掺杂浓度、衬底浓度、P反型层浓度和结深等主要参数对击穿电压的影响,重点分析了N阱中P型反型层与漏极N^ 区距离Lp对器件耐压的影响,并分析了相应的物理意义。仿真结果表明,Lp对器件耐压有明显的影响。通过优化设计对应于各个参数器件的击穿电压变高,并且受工艺参数波动影响较小,达到了功率集成电路耐压的要求。     

SiC功率器件

本文采用计算材料优值和器件模拟的方法预测了ＳｉＣ的高频大功率特性，综述了目前ＳｉＣ功率器件的发展最高水平，高压整流器和晶体管如功率ＭＯＳＦＥＴｓ，ＪＦＥＴｓ，ＭＥＳＦＥＴｓ都具有较小的有源面积，而性能已初步显示出ＳｉＣ高温大功率工作的优势。     

碳化硅功率器件高密度互连技术研究进展

相比于硅,SiC材料因具有宽禁带、高导热率、高击穿电压、高电子饱和漂移速率等优点而在耐高温、耐高压、耐大电流的高频大功率器件中得到了广泛应用。传统的引线键合是功率器件最常用的互连形式之一。然而,引线键合固有的寄生电感和散热问题严重限制了SiC功率器件的性能。文章首先介绍了硅功率器件的低寄生电感和高效冷却互连技术,然后对SiC功率器件互连技术的研究进行了综述。最后,总结了SiC功率器件互连技术面临的挑战。     

氮化镓功率半导体器件技术

作为第三代半导体材料的典型代表,宽禁带半导体氮化镓(GaN)具有许多硅材料所不具备的优异性能,是高频、高压、高温和大功率应用的优良半导体材料,在民用和军事领域具有广阔的应用前景。随着GaN技术的进步,特别是大直径硅(Si)基GaN外延技术的逐步成熟并商用化,GaN功率半导体技术有望成为高性能低成本功率技术解决方案,从而受到国际著名半导体厂商和研究单位的关注。总结了GaN功率半导体器件的最新研究,并对GaN功率器件发展所涉及的器件击穿机理与耐压优化、器件物理与模型、电流崩塌效应、工艺技术以及材料发展等问题进行了分析与概述。     

智能功率集成电路精彩纷呈

近年来,以新型功率MOS器件为基础的智能功率集成电路(Smart Power IC,SPIC)随着微电子技术的进步而得到了迅速发展。它融功率半导体、信息电子学、超大规模集成电路、电机学和计算机辅助设计等为一体,成为航空航天技术、工业自动化、汽车电子、未来家电和其它高新技术工业的基础。随着SPIC的设计与工艺水平不断提高,性能价格比不断改进,已逐步进入了实用阶段,成为实现功率电子装置小型化、智     

Advanced power semiconductors and ICs for DC/DC converter applications

This paper describes recent advances in power semiconductor devices, integrated circuits, and packages for DC/DC converter applications. Special emphasis is placed on the latest discrete power MOSFET devices and packages. Features and trends in ICs for control of synchronous buck converters are highlighted as well. The paper will also cover a new class of miniaturized hybrid assembly that sets new efficiency standards for high current low output voltage applications.     

IGBT gate driver IC with full-bridge output stage using a modified standard CMOS process

This paper discusses the benefits of a full-bridge output stage on integrated IGBT gate drive circuits. This full-bridge topology allows obtaining positive and negative gate voltages using a single floating power supply. Short circuit protections have also been integrated, implementing an original soft shutdown process after an IGBT short circuit fault. The monolithic integration is based on an innovative high-voltage CMOS technology for power integrated circuits, using a standard low cost CMOS technology, requiring only one extra processing step. Lateral power N- and P-MOS transistors have been optimized using 2D simulators attending both specific on-resistance and breakdown voltage in order to optimize the full-bridge output stage. The IGBT driver has been experimentally tested, producing ±15 V gate-to-emitter voltage, and supplying the current peaks required by the 600 V IGBT switching processes. The driver characteristic response times are adapted to work at high switching frequency (>25 kHz) with high value of capacitive loads (3.7 nF).     

SiGe晶体管技术及在RF器件电路中的应用

介绍了在无线应用中的两种 Si Ge器件工艺 :低压 IC电路和高压分立功率器件工艺。给出了器件的关键参数 ,并且讨论了这些参数对于诸如功放和射频前端电路的影响     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

功率集成电路的发展概况

本文简要叙述高压集成电路、智能功率集成电路等功率集成电路的工艺、结构、特性以及它们的应用领域和应用实例。     

高压大功率器件小电流控制技术研究

随着高压大功率双极功率集成电路在各种电源管理、功率驱动等领域中的应用日益广泛,产品的可靠性设计和控制显得尤其重要.介绍了高压大功率器件小电流的控制研究,说明了小电流形成的原理,及其对产品可靠性的影响;对各类曲线进行了详细分析,阐明了小电流的测试和控制技术,以及小电流对高压大功率双极型集成电路可靠性的重要性.     

A comparative study of glitch-free true single-phase clocked D flip-flop circuits at low supply voltage

This paper investigates the characteristics and performances of several true single-phase clocked (TSPC) D flip-flops (D-FFs) at low supply voltage. We propose a new glitch-free D-FF for low-voltage operation. Since the dynamic power consumption in CMOS is proportional to V_dd², decreasing the supply voltage yields a large reduction in power consumption. The main design objectives for these circuits are glitch-free operation and low power consumption at low supply voltage. The proposed D-FF circuit has been compared with previously known circuits and has been shown to provide superior performance. All circuits in this paper have been simulated using HSPICE with a 0.4-μm CMOS technology at a 2-V supply voltage. An analysis of a serial pipeline multiplier design establishes the superiority of the proposed circuit in that application.     

Silicon-on-insulator approach for power IC's integrating verticalDMOS and polycrystalline silicon CMOS thin-film transistors

A novel approach for the monolithic integration of low-voltage logic and analog control circuits with vertical-current flow power transistors is described. This is achieved by fabricating a CMOS device family, using polycrystalline-silicon thin-film transistors (TFTs), on the field oxide of a single-crystal power device. Parasitic interactions between the control and power devices are eliminated in a simple, inexpensive, and easily manufacturable process. The technology is capable of supporting both MOS and bipolar power devices and the presence of the TFT circuits places no restriction on the maximum voltage or current of the power device. The TFTs exhibit good electrical characteristics and the power devices are not compromised by the addition of the TFT control circuits. This concept is demonstrated by the fabrication of a vertical DMOS power transistor with >100-V, >45-A capability, monolithically integrated with current-limiting and temperature-limiting functions     

一种新型的具有简易APFC的SPIC电路

提出了一种新型的具有简易APFC的单片SPIC电路.通过采用集成在SPIC内部的延迟电路,使有APFC电路的总线电压由600V下降为400V.在电路中,采用长沟道的NMOS管来代替大电阻以节省版图面积.在保证所需的功率因数的情况下,总线电压的下降可以直接导致功率开关器件的比导通电阻下降,减小功率器件的损耗,提高电路的效率.同时,总线电压下降,也使电路成本降低.此外,还同时设计了相应的高压过压保护电路.理论分析与模拟结果都证明该设计是正确的和有效的.     

Circuit power optimization using pipelining and dual-supply voltage assignment

Power is one of the most important metrics in the modern integrated circuit design. We optimize the circuit power using two major approaches, pipelining and dual-supply voltage (dual-V_dd) assignment. To improve power efficiency, we have designed a new pipelining to reduce the number of gates need to be assigned to the high supply voltage when combined with the dual-V_dd assignment. Our overall design is tested on a set of standard ISCAS-85 benchmark circuits using an industrial cell library. An average power saving of more than 10% under a specified target delay is observed.