面向教学的16位CISC微处理器的设计

针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器.微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高.同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实验不灵活性的缺点,并为实验者留有创新空间.微处理器使用VerilogHDL语言设计实现,支持多种寻址方式,指令系统完善,可实现一般微处理器的功能操作,最后给出了微处理器运行实验结果.     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

基于FPGA的直接数字频率合成技术研究

介绍了直接数字频率合成(DDS)技术的设计原理、方法及结论。重点介绍DDS技术在FPGA中的实现方法,采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,使电路具有结构简单、可编程控制等特点。     

LED点阵书写显示屏的FPGA实现

系统以Cyclone系列的FPGA核心板EP1C60240C8作为控制器,采用自制由光敏三极管构成的光笔,触发自制的32×32点阵LED书写显示屏,实现"点亮、划亮,书写、反显、整屏擦除"等书写显示功能.该系统主要由五个模块组成:光笔模块,LED点阵模块,主控模块,点阵驱动模块,数码显示模块.系统具有集成度高、稳定性好、设计灵活和设计效率高等优点.     

EMCCD时序发生器的VHDL设计

具有电子倍增功能的CCD图像传感器在微光探测与成像领域获得了极大的成功。分析了该TC285SPD EMCCD用于微光成像时的控制要求,并结合模拟前端信号处理器AD9845B的时序控制要求,采用VHDL语言进行编程,实现了对该EMCCD的驱动控制。详细介绍了EMCCD时序发生器的VHDL设计方法和实现过程,在Quartus II环境下给出了系统的仿真结果,并对结果进行了分析讨论。     

16位嵌入式微处理器核的设计及验证

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC 1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC 1的正确性。在Xilinx Spartan 2芯片上的统计结果表明,HEUSoC 1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。     

基于VHDL的简易CPU的设计和实现

采用EDA技术,以VHDL为硬件描述语言,以QuartusII6.0为开发环境,选用Altera公司CYCLONE系列的EP1C6Q240C8N芯片作为目标芯片,设计实现了一个简易微处理器。主要介绍了其中两个模块：控制器模块和总线模块,使VHDL的设计者对＂自顶向下＂的设计方法和状态机的设计和使用有更深入的了解。     

基于FPGA的整数开方运算

在使用FPGA作为控制芯片对发电机进行控制时,发电机的三相电压有效值计算涉及到开方运算。若要在FPGA上实现某个数的开方运算,QuartusII提供了开方模块altfp_sqrt,但是这个模块有严格的使用要求,要求用户输入的被开方数是IEEE754标准浮点数,altfp_sqrt模块的输出结果也是IEEE754标准浮点数。这种浮点数不便于用户使用和阅读。用VHDL语言提出了一种基于FPGA的整数转换为IEEE754标准浮点数的方法,同时也提出了基于FPGA的IEEE754标准浮点数转化为整数的方法,应用这两种方法再结合Quartus II提供的altfp_sqrt模块实现了对整数的开方运算。以Quartus II为软件工具,以Cyclone II系列的EP2C8Q208C8为硬件平台,在发电机控制应用中对方法的正确性给予了证明。     

16位CISC CPU的FPGA设计

介绍了一种基于FPGA技术的16位CISC的微处理器系统的设计。该系统采用VHDL语言自顶向下的设计方法,可以完成算术和逻辑运算、数据内部传输、数据位操作、逻辑判断与跳转、数据输入输出共5大类,32条指令。在QuartusⅡ9.0中仿真成功,结果表明该CPU可以准确地完成各种指令组成的程序。     

基于FPGA的32位并行乘法器的设计与实现

首先分析比较了几种典型的乘法器实现结构，然后采用树型组合方式，对其结构进行了优化，最后在FPGA上设计并实现了一个高性能的32位并行乘法器。     

利用CY7C68001实现FPGA与PC的数据交换

随着现场可编程门阵列(FPGA：Field Programmable Gate Arrays)技术的飞速发展，FPGA的应用日益广泛。由于FPGA具有高速数据处理能力．它被广泛应用于实时处理系统中。而PC机则具有强大的文件管理功能．众多的软件资源以及可以将数据长久地保存以便日后的应用或处理。两者之间的功能具有互补性．所以实现FPGA与PC机之间的通讯就具有重要的现实意义。本文介绍利用CYPRESS公司的CY7C68001芯片通过USB协议来实现FPGA与PC机之间的通讯。USB协议有USB1.1(最高速度12Mbps)和USB2.0)最高速度480Mbps)两种．CY7C68001芯片支持全速(12Mbps)和高速(480Mbps)两种模式。本文仅介绍了全速模式，高速模式时需改变FPGA侧的VHDL程序并且PC机也必须支持USB2.0协议。     

一种应用FPGA完成图形及汉字显示的方法

近年来,随着嵌入式系统的迅猛发展,嵌入式技术的研究已经成为当今的一个热点话题,尤其在航天领域中,更是大量应用到嵌入式技术。伴随着载人航天事业的发展,提供一整套图形化的人机显示界面给仪表设备,可以更加方便宇航员的操作与监测。所介绍的是一种基于FPGA技术实现的显示支持系统的研究,二次开发者可以在此基础上进行用户界面的开发,从而可以大大提高开发的效率。     

基于现场可编程门阵列的RISC处理器设计

基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。     

一种融合FPGA和ISS技术的软硬件协同验证方法

建立了一种基于硬件加速器FPGA 和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方法。针对此方法的实现,分析了协同验证过程中软硬件交互技术,并给出总线功能模型BFM结构及其实现方法。经实例验证分析表明,基于FPGA和ISS的协同验证方法,在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于FPGA内存数据保护技术的设计与实现

为了提高内存数据的可靠性,内存保护技术正广泛应用在高端容错计算机中。为此,提出了以现场可编程门阵列（FPGA）为控制器实现一拖二的内存热备份技术,对内存数据进行高效的保护。分析FPGA内部接口IP的延时后,提出了采用FPGA原语实现双倍数据速率（DDR）数据的采集与处理方法。搭建了以镁光的同步动态随机存取存储器（SDRAM）颗粒为控制对象的仿真模型,验证了该方法的有效性。阐述了以赛灵思公司的FPGA芯片做主控器,实现内存热备份功能的应用实例。该方法不仅可有效保护内存数据,由于FPGA的可编程性,使计算机系统具备了在线扩展（容量）、在线升级内存的功能,可以满足特殊行业不宕机、实时容错的要求。     

基于FPGA的TOE网卡设计与实现

为进一步减轻CPU的负担,有效增加系统性能,描述一种基于FPGA的TCP减负引擎系统的设计与实现。该TOE网卡将部分TCP协议软件处理下移到FPGA中实现,以硬件的方法实现报文分类和TCP流还原等流量处理功能。实验数据表明,使用TOE网卡可以大幅降低主机的CPU占用率。     

基于FPGA的实时数据采集系统设计

基于Windows操作系统的计算机,难以满足长时间、大数据量的实时稳定测量与控制要求。针对该问题,在反射差分光谱仪的电子控制部分,提出基于现场可编程门阵列（FPGA）的实时控制与数据采集系统设计方案。采用硬件描述语言和NiosII软核处理器系统相结合的设计方式,实现FPGA与计算机、探测器的高速USB通信,与角度编码器的同步串行通信,以及探测器和角度编码器之间的精确同步控制等功能,完成角度数据和光谱数据的实时采集。实验结果表明,该系统的同步控制和数据采集性能较好,仪器的实时性能提升显著。