一种适用于零中频接收机的CMOS高ⅡP2混频器

讨论了混频器IIP2对于零中频接收机的重要性,对导致CMOS双平衡Gilbert混频器IIP2下降的因素进行了系统而深入的分析.在考虑电路的不匹配性和寄身参数的情况下,介绍了多种提高混频器IIP2的方法.同时,提出了一种鲁棒性非常好,并且适合低电源电压应用的高IIP2混频器结构:"交流耦合"混频器.该电路采用CMOS 90 nm工艺实现.仿真结果显示,该混频器可达到92 dBm的IIP2和9 dB的电压转换增益,在1.2 V电源电压下,功耗为9.6 mW.     

一种适用于零中频接收机的CMOS高IIP2混频器

讨论了混频器IIP2对于零中频接收机的重要性，对导致CMOS双平衡Gilbert混频器IIP2下降的因素进行了系统而深入的分析。在考虑电路的不匹配性和寄身参数的情况下，介绍了多种提高混频器IIP2的方法。同时，提出了一种鲁棒性非常好，并且适合低电源电压应用的高IIP2混频器结构：“交流耦合”混频器。该电路采用CMOS 90nm工艺实现。仿真结果显示，该混频器可达到92dBm的IIP2和9dB的电压转换增益，在1．2V电源电压下，功耗为9．6mW。     

一种基于WLAN零中频CMOS混频器的设计

本文提出了一种应用于无线局域网(WLAN)的2.4GHz的零中频下变频混频器的设计方案,采用中芯国际5层金属0.25μm的CMOS工艺制作完成。测试和仿真结果表明,该混频器增益为-1.2dB,IIP3为-11.1dB,其单边带噪声NF为7dB。文中对混频器的噪声进行了简单的分析,提出了一种解决直流溃通的方法。     

一种电流注入式零中频正交混频器

设计了一种用于900MHz RFID阅读器的零中频正交下变频混频器,该混频器采用共跨导级正交结构,并利用电流注入技术减小噪声,在UMC0.18μmCMOS工艺下实现。整个芯片分为三部分,混频器、带隙基准以及缓冲器,总面积为1.1mm2。混频器在1.8V电压下消耗电流3.7mA,带宽范围880～940MHz,增益16.42dB,三阶截点为-4.625dBm,在100kHz处噪声系数为15.2dB。芯片能够达到阅读器的性能要求。     

用于零中频GPS接收机的低闪烁噪声混频器

设计了一种用于零中频GPS接收机的低闪烁噪声混频器.通过对吉尔伯特(Gilbert)混频器噪声机制的分析,以及对MOS管偏置在不同区域时噪声性能的研究,将吉尔伯特混频器的开关MOS管偏置在线性区,从而降低其闪烁噪声.该电路采用TSMC 0.18μm CMOS工艺进行了仿真,结果显示,改进后的混频器明显降低了低频区域的闪烁噪声,而对混频器的其他性能没有影响.     

一款应用于GPS接收机的抗失配零中频混频器

为了解决单正交零中频混频器I/Q失配造成的影响,提高自身镜像抑制能力。基于电位混频原理采用CMOS 0.18μm工艺设计出一款工作在1.575 42GHz双正交结构的抗失调零中频混频器,通过添加四个电容构成MOSFET-C低通滤波器以及两个在低频段工作的运放构成的输出放大级,射频输入信号能够得到有效处理。测试结果表明该结构在镜像抑制能力上比传统结构改善了6dB左右,电路采用1.8V供电电压,功耗为3.6mW,1MHz频点附近的噪声系数约为17dB,1dB输入压缩点为14.6dBm。     

低中频接收机中高线性度正交混频器设计

本文首先以Gilbert单元为核心,利用折叠结构,设计了一种具有高线性度的CMOS单通道混频器。该混频器的输入射频信号设用了600MHz、输出中频为8MHz。接着本文应用这一混频器设计了低中频接收机中所需的双通道正交混频器。经仿真得到其在3.3V的电源电压下,转换增益为8.4dB,输入1dB压缩点和IIP3分别达到0dBm和10dBm,单边带噪声系数为16.8dB。     

超低中频CMOS下混频器的设计

低中频架构由于其镜像抑制能力强,易于集成等优点而被广泛应用于接收机的设计中.混频器作为接收机的重要模块之一,它的主要作用是完成频率转换,其性能对接收机有很大的影响.设计了一个工作于GSM 850频带的超低中频CMOS混频器.为了提高转换增益和降低噪声,输入级加入了分流单元.在输出级应用共模反馈稳定输出电平.混频器工作的频带为869～894 MHz,中频输出为100 kHz.仿真结果显示增益为17 dB,三阶交调点为9.6 dB,噪声系数为17.5 dB.     

一种高增益低噪声CMOS混频器设计

设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.     

电流注入CMOS混频器的设计及特性分析

分析并比较了两种基于电流注入技术的混频器的性能;定量地解释了跨导互补的电流注入混频器线性降低的原因。分析表明,相对于双平衡Gilbert混频器,两种基于Gilbert单元的电流注入混频器的性能,如增益、噪声和线性,都有所改善;传统电流注入混频器具有更好的线性特性,而跨导互补的电流注入混频器在增益和噪声方面则有更好的表现。基于TSMC 0.18μm CMOS混频器的仿真结果,对理论分析进行了验证。     

一种高性能CMOS单片中频接收机

研制了一种CM O S低压低功耗中频接收机芯片,它包含混频器、限幅放大器、解调器以及场强指示、消音控制等模块,可用于短距离的FM/FSK信号的接收和解调。该接收机采用1st s ilicon 0.25μm CM O S工艺,芯片的测试结果表明整机接收灵敏度为-103 dBm,最高输入射频频率可以达到100 MH z,解调器的线性解调范围为±10 kH z,典型鉴频灵敏度为40 mV/kH z,输入FM信号(调频指数3,信号频率1 kH z)时解调信号的SFDR为41.3 dB。芯片的工作电源电压范围为2~4 V,工作电流3 mA,有效面积0.25 mm2。     

一种用于双波段GPS接收机的低功耗宽带CMOS频率合成器

提出了一种用于双波段GPS接收机的宽带CMOS频率合成器. 该GPS接收机芯片已经在标准0.18μm射频CMOS工艺线上流片成功,并通过整体功能测试. 其中压控振荡器可调振荡频率的覆盖范围设计为2~3.6GHz,覆盖了L1,L2波段的两倍频的频率点,并留有足够的裕量以确保在工艺角和温度变化较大时能覆盖所需频率. 芯片测试结果显示,该频率综合器在L1波段正常工作时的功耗仅为5.6mW,此时的带内相位噪声小于-82dBc/Hz,带外相位噪声在距离3.142G载波1M频偏处约为-112dBc/Hz,这些指标很好地满足了GPS接收芯片的性能要求.     

一种用于双波段GPS接收机的低功耗宽带CMOS频率合成器

提出了一种用于双波段GPS接收机的宽带CMOS频率合成器.该GPS接收机芯片已经在标准O.18μm射频CMOS工艺线上流片成功,并通过整体功能测试.其中压控振荡器可调振荡频率的覆盖范围设计为2～3.6GHz,覆盖了L1,L2波段的两倍频的频率点.并留有足够的裕量以确保在工艺角和温度变化较大时能覆盖所需频率.芯片测试结果显示,该频率综合器在L1波段正常工作时的功耗仅为5.6mW,此时的带内相位噪声小于-82dBc/Hz,带外相位噪声在距离3.142G载波1M频偏处约为-112dBc/Hz,这些指标很好地满足了GPS接收芯片的性能要求.     

应用于GPS接收机的宽带低噪声放大器

本文介绍了一种适用于GPS接收机的CMOS宽带低噪声放大器,带宽设计在1．16Hz-1．7GHz。采用源极电感负反馈结构,并在输入端加入了宽带匹配网络来扩展带宽,放大器提供30dB的增益,使用了两级放大,第二级采用了电流复用技术来节省功耗,最后一级使用了源极跟随器,用来阻抗匹配。采用TSMC55nmCMOS工艺,仿真结果表明,噪声系数小于1．3dB,S21大于29dB,S11小于-10dB,1．2V电源供电下功耗为20mW。     

一种用于低中频GPS接收机的CMOS可编程放大器

介绍了一种应用于低中频GPS接收机的CMOS可编程放大器.该放大器通过采用基于差分对简并电路的线性化技术,实现了以6dB为步长的96dB数控增益范围,同时利用工作在亚域值区工作的晶体管代替电阻用于直流偏移校正模块当中有效地节约了芯片面积,仿真结果表明其带宽为300MHz,最大增益时其噪声指数为23.7dB,ⅡP3在最低增益时达到-5dBm,全局增益误差为0.03dB.设计采用了0.18μmCMOS数模混合工艺库实现,面积约为0.097mm2,在1.8V供电电压下,功耗为6.3mW.     

A New Low Voltage RF CMOS Mixer Design

A new architecture of CMOS low voltage downconversion mixer is presented.With 1.452GHz LO input and 1.45GHz RF input,simulation results show that the conversion gain is 15dB,IIP3 is －4.5dBm,NF is 17dB,the maximum transient power dissipation is 9.3mW，and DC power dissipation is 9.2mW.The mixer’s noise and linearity analyses are also presented.     

一种新的射频CMOS混频器结构

提出了一种低电压高增益CMOS下变频混频器的新结构.这个结构避免了堆叠晶体管,因此可以在低电压下工作.在LO信号的频率为1.452GHz,RF信号频率为1.45GHz的情况下,仿真结果表明:混频器的增益为15dB,ⅡP3为-4.5dBm,NF为17dB,最大瞬态功耗为9.3mW,直流功耗为9.2mW.并对该混频器的噪声特性和线性度进行了分析.     

用于低中频GPS接收机的CMOS闪烁型模数转换器

模数转换器引入的信噪比的降低会直接影响GPS接收机的灵敏度,需仔细设计以减小信噪比的降低。采用TSMC0.25μm CMOS单层多晶硅五层金属工艺设计了一个用于低中频GPS接收机的CMOS4bit16.368MHz闪烁型模数转换器。实现一个高性能闪烁型模数转换器的关键是得到一个低功耗、低回程噪声、低失调电压的前置放大器和比较器电路,因此重点放在了提出的新的前置放大器和比较器的设计和优化上。在时钟采样率16.368MHz和输入信号频率4.092MHz的条件下,转换器测试得到的信噪失真比为24.7dB,无杂散动态范围为32.1dB,积分非线性为 0.31/-0.46LSB,,差分非线性为 0.66/-0.46LSB,功耗为3.5mW。转换器占用芯片面积0.07mm2。测试结果表明了该模数转换器的有效性,并已成功应用于GPS接收机芯片中。     

一种应用于GPS接收机的全单片CMOS低噪声放大器

采用0.18μm1.8V mixed CMOS工艺设计并实现了一种应用于GPS接收机的CMOS低噪声放大器,采用片内螺旋电感实现输入匹配和单片集成。测试结果表明在1.575GHz时,工作电流8mA,增益20dB,噪声系数小于1.7dB,IIP3为-10dBm。     

一种应用于GPS射频前端的低噪声混频器

为了克服混频器噪声对GPS接收机灵敏度造成的影响,设计了一种应用于GPS射频前端的低噪声混频器电路.采用自偏置缓冲级放大本振信号,有效地提高了电路性能.该混频器的转换增益为23 dB,噪声系数为4.55 dB,3阶交调点为-9.36 dBm,在1.57 GHz到1.6 GHz频段上,反射系数S11小于-15 dB,电路采用1.8 V电压供电;混频器核心电路静态工作电流1.2 mA,采用CMOS 0.18 μm工艺实现,芯片版图面积为160μm×360μm.