电离辐射中SOI MOSFETs的背栅异常kink效应研究

采用10keV X射线研究了部分耗尽SOI MOSFETs的总剂量辐射效应.实验结果显示,在整个辐射剂量范围内,前栅特性保持良好;而nMOSFET和pMOSFET的背栅对数Id-Vg2曲线中同时出现了异常kink效应.分析表明电离辐射在埋氧/顶层硅(BOX/SOI)界面处产生的界面态陷阱是导致异常kink效应产生的原因.基于MEDICI的二维器件模拟结果进一步验证了这个结论.     

SOI器件的kink效应研究北大核心

研究了SOI器件中的kink效应,主要包括不同器件类型、不同体接触结构、沟道长度以及栅氧厚度对kink效应的影响。研究发现NMOS器件由于能够产生较多的电子空穴对,在输出特性曲线中呈现明显的kink效应,而PMOS器件由于空穴的电离率较低,碰撞电离产生的电子-空穴对远低于NMOS器件,它的kink效应不明显。对源体短接、H型栅和T型栅三种不同结构的NMOS器件进行研究,发现T型栅器件kink效应最明显。比较了不同沟道长度对kink效应的影响,发现沟道越短,kink效应越明显。比较了栅氧厚度对kink效应的影响,发现随着栅氧厚度减小,kink效应越明显,这主要是由于隧穿电流引起的。     

双栅动态阈值SOI nMOSFET数值模拟

提出了新型全耗尽SOI平面双栅动态阈值nMOS场效应晶体管,模拟并讨论了器件结构、相应的工艺技术和工作机理.对于nMOS器件,背栅n阱是通过剂量为3×1013cm-2,能量为250keV的磷离子注入实现的,并与n+前栅多晶硅直接相连.这项技术与体硅工艺完全兼容.通过Tsuprem4和Medici模拟,发现全耗尽SOI平面双栅动态阈值nMOSFET保持了传统全耗尽SOI nMOSFET的优势,消除了反常亚阈值斜率和kink效应,同时较传统全耗尽SOI nMOSFET有更加优秀的电流驱动能力和跨导特性.     

Simulation of a Double-Gate Dynamic Threshold Voltage Fully Depleted Silicon-on-Insulator nMOSFET

提出了新型全耗尽SOI平面双栅动态阈值nMOS场效应晶体管,模拟并讨论了器件结构、相应的工艺技术和工作机理.对于nMOS器件,背栅n阱是通过剂量为3×1013cm-2,能量为250keV的磷离子注入实现的,并与n 前栅多晶硅直接相连.这项技术与体硅工艺完全兼容.通过Tsuprem4和Medici模拟,发现全耗尽SOI平面双栅动态阈值nMOSFET保持了传统全耗尽SOI nMOSFET的优势,消除了反常亚阈值斜率和kink效应,同时较传统全耗尽SOI nMOSFET有更加优秀的电流驱动能力和跨导特性.     

磷离子注入对部分耗尽SOI MOS总剂量背栅效应的影响

本文研究了背栅磷离子注入加固技术对部分耗尽绝缘体上硅（silicon-on-insulator, SOI）MOS器件抗总剂量辐射性能提升的机理。认为可以对背栅沟道处进行磷离子注入,改变界面处的离子浓度分布,通过引入电子陷阱,抵消背栅界面陷阱俘获正电荷,从而改善背栅效应,提高器件的抗辐射性能。通过用高浓度磷离子对部分耗尽SOI NMOS器件背栅进行离子注入,大大减小了器件的背栅效应,实验器件的抗辐射能力能够达到1M rad（Si）。     

抗辐射SOI器件栅氧可靠性研究

对抗辐射SOI器件栅氧可靠性进行研究,比较了体硅器件、SOI器件、抗总剂量加固SOI器件的栅氧可靠性,发现SOI材料片的制备与抗总剂量加固过程中的离子注入工艺都会对顶层硅膜造成影响,进而影响栅氧可靠性。最后通过恒压应力法表征栅氧介质随时间击穿(TDDB)的可靠性,结果显示抗总剂量辐射加固工艺的12.5 nm栅氧在125℃高温5.5 V工作电压下TDDB寿命达到14.65年,满足SOI抗总剂量辐射加固工艺对栅氧可靠性的需求。     

超高总剂量辐射下SOI MOS器件特性研究

在超高总剂量辐射下,界面电荷的改变对MOS器件的阈值电压影响将越来越显著,甚至会引起NMOS的阈值电压增加,即所谓的“反弹”现象。文章研究的SOI NMOS的阈值电压并没有出现文献中所述的“反弹”,原因可能和具体的工艺有关。另外,通过工艺器件仿真和辐射试验验证,SOI器件在超高总剂量辐射后的漏电不仅仅来自于闽值电压漂移所导致的背栅甚至前栅的漏电流,而是主要来自于前栅的界面态的影响。这样,单纯的对埋层SiO2进行加固来减少总剂量辐射后埋层SiO2中的陷阱正电荷,并不能有效提高SOI MOS器件的抗超高总剂量辐射性能。     

三栅FET的总剂量辐射效应研究

通过对赝MOS进行不同剂量的辐射,得到不同辐射条件下赝MOS器件的I-V特性曲线,并通过中带电压法进行分析,得出在不同辐射下SOI材料的埋氧层中产生的陷阱电荷密度和界面态电荷密度参数。采用这些参数并结合Altal三维器件模拟软件模拟了硅鳍(FIN)宽度不同的三栅FET器件的总剂量辐射效应,分析陷阱电荷在埋氧层的积累和鳍宽对器件电学特性的影响。     

0.8μm SOI CMOS抗辐射加固工艺辐射效应研究

采用抗辐射0.8μm SOI CMOS加固技术,研制了抗辐射SOI CMOS器件和电路。利用Co60γ射线源对器件和电路的总剂量辐射效应进行了研究。对比抗辐射加固工艺前后器件的Id-Vg曲线以及前栅、背栅阈值随辐射总剂量的变化关系,得到1 Mrad(Si)总剂量辐射下器件前栅阈值电压漂移小于0.15 V。最后对加固和非加固的电路静态电流、动态电流、功能随辐射总剂量的变化情况进行了研究,结果表明抗辐射加固工艺制造的电路抗总剂量辐射性能达到500 krad(Si)。     

抗辐射高压SOI埋氧总剂量效应研究

研究了抗辐射高压SOI埋氧总剂量加固技术,发现在总剂量辐射条件下不同埋氧加固工艺背栅阈值变化的情况。通过增加埋氧加固技术可以有效地抑制总剂量辐射环境下对高压器件的调制效应。     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构对ＣＭＯＳ／ＳＯＩ器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构不仅可以降低ＣＭＯＳ／ＳＯＩ电路的源漏寄生串联电阻和局域互连电阻,而且对ＳＯＩ器件的抗辐照特性也有明显的改进作用。     

SOI MOSFET器件X射线总剂量效应研究

研究了以10keV X射线为辐照源对注氧隔离(SIMOX)SOI MOSFET器件进行辐照的总剂量效应.采用ARACOR 10keV X射线对埋氧层加固样品与未加固的对比样品在开态和传输门态两种辐照偏置下进行辐照,分析了器件的特性曲线,并计算了SOI MOS器件前栅与寄生背栅晶体管辐照前后的阈值电压的漂移.实验结果表明,加固样品的抗辐射性能优越,且不同的辐照偏置对SOI MOSFET器件的辐照效应产生不同的影响.     

环栅CMOS/SOI的X射线总剂量辐射效应研究

采用硅离子注入工艺对注氧隔离(SIMOX)绝缘体上硅(SOI)材料作出改性,分别在改性材料和标准SIMOXSOI材料上制作部分耗尽环型栅CMOS/SOI器件,并采用10keVX射线对其进行了总剂量辐照试验。实验表明,同样的辐射总剂量条件下,采用改性材料制作的器件与标准SIMOX材料制作的器件相比,阈值电压漂移小得多,亚阈漏电也得到明显改善,说明改性SIMOXSOI材料具有优越的抗总剂量辐射能力。     

Numerical analysis of silicon-on-lnsulator short channel effects in a radiation environment

Radiation-induced charge build-up in the buried oxide (BOX) of SOI MOSFETs affects device performance through threshold voltage shifts of the back channel. This charge build-up is related to the electric field in the BOX during irradiation. In this paper, we report on the application of a numerical model for the potential distribution in a semiconductor device to the task of determining the electric field in the BOX. This electric field distribution is then combined with a model for charge accumulation as a function of electric field during irradiation to predict the threshold voltage shifts in the back channel of SOI MOSFET devices as a function of channel length. For the device design analyzed here, this model agrees with available experimental data and predicts an increase in back channel threshold shift as the channel length enters the sub-micron regime.     

Degradation induced by TID radiation and hot-carrier stress in 130-nm short channel PDSOI NMOSFETs

Hot-carrier reliability for devices operating in radiation environment must be considered. In this paper, we investigate how total ionizing dose impacts the hot-carrier reliability of partially-depleted SOI I/O NMOSFETs, highlighting the effect of buried oxide. Firstly, radiation-induced damage on short channel SOI devices with 100 nm thick Si film was investigated. After low total dose irradiation, incomplete fully-depleted state has been formed due to the non-uniformly distributed positive charges in the buried oxide. Furthermore, as the dominated factor of hot-carrier injection, the body current reduces after irradiation. Subsequently, the irradiated SOI devices were subjected to hot-carrier stress for 9000-s long time. Compared with unirradiated devices, the irradiated samples display enhanced hot-carrier degradation. We attribute this phenomenon to that radiation lowers the barrier for hot-carrier injection. Therefore, in order to ensure the reliability of SOI devices operating in harsh radiation environments, SOI devices with higher quality or corresponding hardness design should be taken.     

基于介质电场增强理论的SOI横向高压器件与耐压模型

SOI(Silicon On Insulator)高压集成电路(High Voltage Integrated Circuit,HVIC)因其具有高速、低功耗、抗辐照以及易于隔离等优点而得以广泛应用。作为SOIHVIC的核心器件,SOI横向高压器件较低的纵向击穿电压,限制了其在高压功率集成电路中的应用。为此,国内外众多学者提出了一系列新结构以提高SOI横向高压器件的纵向耐压。但迄今为止,SOI横向高压器件均采用SiO2作为埋层,且实用SOI器件击穿电压不超过600V;同时,就SOI横向器件的电场分布和耐压解析模型而言,现有的模型仅针对具有均匀厚度埋氧层和均匀厚度漂移区的SOI器件建立,而且没有一个统一的理论来指导SOI横向高压器件的纵向耐压设计。笔者围绕SOI横向高压器件的耐压问题,从耐压理论、器件结构和耐压解析模型几方面进行了研究。基于SOI器件介质层电场临界化的思想,提出介质电场增强ENDIF(Enhanced Dielectric LayerField)理论。在ENDIF理论指导下,提出三类SOI横向高压器件新结构,建立相应的耐压解析模型,并进行实验。(1)ENDIF理论对现有典型横向SOI高压器件的纵向耐压机理统一化ENDIF理论的思想是通过增强埋层电场而提高SOI横向器件的纵向耐压。ENDIF理论给出了增强埋层电场的三种途径:采用低εr(相对介电常数)介质埋层、薄SOI层和在漂移区/埋层界面引入电荷,并获得了一维近似下埋层电场和器件耐压的解析式。ENDIF理论可对现有典型SOI横向高压器件的纵向耐压机理统一化,它突破了传统SOI横向器件纵向耐压的理论极限,是优化设计SOI横向高压器件纵向耐压的普适理论。(2)基于ENDIF理论,提出以下三类SOI横向高压器件新结构,并进行理论和实验研究①首次提出低εr型介质埋层SOI高压器件新型结构及其耐压解析模型低εr型介质埋层SOI高压器件包括低εr介质埋层SOI高压器件、变εr介质埋层SOI高压器件和低εr介质埋层PSOI(PartialSOI)高压器件。该类器件首次将低介电系数且高临界击穿电场的介质引入埋层或部分埋层,利用低εr介质增强埋层电场、变εr介质调制埋层和漂移区电场而提高器件耐压。通过求解二维Poisson方程,并考虑变εr介质对埋层和漂移区电场的调制作用,建立了变εr介质埋层SOI器件的耐压模型,由此获得RESURF判据。此模型和RESURF判据适用于变厚度埋层SOI器件和均匀介质埋层SOI器件,是变介质埋层SOI器件(包括变εr和变厚度介质埋层SOI器件)和均匀介质埋层SOI器件的统一耐压模型。借助解析模型和二维器件仿真软件MEDICI研究了器件电场分布和击穿电压与结构参数之间的关系。结果表明,变εr介质埋层SOI高压器件的埋层电场和器件耐压可比常规SOI器件分别提高一倍和83%,当源端埋层为高热导率的Si3N4而不是SiO2时,埋层电场和器件耐压分别提高73%和58%,且器件最高温度降低51%。解析结果和仿真结果吻合较好。②提出并成功研制电荷型介质场增强SOI高压器件笔者提出的电荷型介质场增强SOI高压器件包括:(a)双面电荷槽SOI高压器件和电荷槽PSOI高压器件,其在埋氧层的一侧或两侧形成介质槽。根据ENDIF理论,槽内束缚的电荷将增强埋层电场,进而提高器件耐压。电荷槽PSOI高压器件在提高耐压的基础上还能降低自热效应;(b)复合埋层SOI高压器件,其埋层由两层氧化物及其间多晶硅构成。该器件不仅利用两层埋氧承受耐压,而且多晶硅下界面的电荷增强第二埋氧层的电场,因而器件耐压提高。开发了基于SDB(Silicon Direct Bonding)技术的非平面埋氧层SOI材料的制备工艺,并研制出730V的双面电荷槽SOILDMOS和760V的复合埋层SOI器件,前者埋层电场从常规结构的低于120V/μm提高到300V/μm,后者第二埋氧层电场增至400V/μm以上。③提出薄硅层阶梯漂移区SOI高压器件新结构并建立其耐压解析模型该器件的漂移区厚度从源到漏阶梯增加。其原理是:在阶梯处引入新的电场峰,新电场峰调制漂移区电场并增强埋层电场,从而提高器件耐压。通过求解Poisson方程,建立阶梯漂移区SOI器件耐压解析模型。借助解析模型和数值仿真,研究了器件结构参数对电场分布和击穿电压的影响。结果表明:对tI=3μm,tS=0.5μm的2阶梯SOI器件,耐压比常规SOI结构提高一倍,且保持较低的导通电阻。仿真结果证实了解析模型的正确性。     

体效应对超深亚微米SOI器件总剂量效应的影响

研究体偏置效应对超深亚微米绝缘体上硅（SOI,Silicon-on-insulator）器件总剂量效应的影响.在TG偏置下,辐照130nm PD（部分耗尽,partially depleted）SOI NMOSFET（N型金属-氧化物半导体场效应晶体管,n-type Metal-Oxide-Semiconductor Field-Effect Transistor）器件,监测辐照前后在不同体偏压下器件的电学参数.短沟道器件受到总剂量辐照影响更敏感,且宽长比越大,辐射导致的器件损伤亦更大.在辐射一定剂量后,部分耗尽器件将转变为全耗尽器件,并且可以观察到辐射诱导的耦合效应.对于10μm/0.35μm的器件,辐照后出现了明显的阈值电压漂移和大的泄漏电流.辐照前体偏压为负时的转移特性曲线相比于体电压为零时发生了正向漂移.当体电压Vb=-1.1V时部分耗尽器件变为全耗尽器件,|Vb|的继续增加无法导致耗尽区宽度的继续增加,说明体区负偏压已经无法实现耗尽区宽度的调制,因此器件的转移特性曲线也没有出现类似辐照前的正向漂移.     

一种抗总剂量辐照的新型PD SOI器件

提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件.针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案.利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18 μm ...     

Unclamped inductive switching behaviour of high power SOI vertical DMOS transistors with lateral drain contacts

The switching dynamics of silicon-on-insulator (SOI) high power vertical double diffused MOS (VDMOS) transistors with an inductive load has been investigated by device simulation. Unlike other conventional VDMOS devices, this device has drain contacts at the top surface. In general the switching behaviour of a power device during the unclamped inductive switching (UIS) test will determine the reliability of the power device as the energy stored in the inductor during the on state is dumped directly into the device when it is turned off. In this paper we compare the switching dynamics of the SOI VDMOS transistor with standard bulk silicon VDMOS device by doing numerical simulations. It is shown here, using 2D-device simulations that the power dissipated in the SOI VDMOS device during the UIS test is smaller by approximately a factor of 2 than in the standard bulk silicon VDMOSFET. The lower dissipation is due to the presence of the silicon film/buried oxide/substrate structure (this structure forms a SOI capacitor). In the case of the SOI VDMOS transistor the energy released from the inductor during the UIS test is stored to some extent in the SOI capacitor and partly dumped directly into the device. As a result the maximum current through the SOI device is separated in time from the maximum voltage across the device, unlike in the bulk case, thereby reducing the maximum power.     

Effects of ionizing radiation on SOI/CMOS Devices fabricated in zone-melting-recrystallized Si films on SiO2

The effects of ionizing radiation on SOI/CMOS devices fabricated in zone-melting-recrystallized Si films on SiO2-coated Si substrates have been investigated as a function of the negative bias applied to the substrate during irradiation and measurement. For these devices, which have a thin gate oxide 10 nm thick, the optimum substrate bias is - 5 V. For total doses up to 10⁷rad(Si), with this bias they exhibit low subthreshold leakage currents (<0.2-pA/µm channel width), small threshold voltage shifts (<-0.18 V for n-channel devices and <-0.46 V for p-channel devices) and very little transconductance degradation (<5 percent).