基于Verilog HDL的并行序列检测器设计

Verilog HDL是目前世界上应用最广泛硬件描述语言之一,它的最大优点是设计与工艺分离,设计者在电路设计时可以不必过多考虑工艺实现的具体细节,只需根据系统设计要求,实加不同约束条件,即可设计出实际电路。本文应用Verilog HDL硬件描述语言设计并行序列检测器,当输入并行序列连续出现"10010"时输出高电平,并与常见的序列检测器设计方法比较,设计算法完善,包括所有出现的状态,应用Modelsim se6.5 进行功能仿真验证,经过仿真验证,设计正确。     

基于Verilog HDL的可综合有限状态机设计

Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。     

基于Verilog HDL的高效状态机设计

用Verilog HDL(硬件描述语言)进行有限状态机电路设计,由于设计方法不同,综合出来的电路结构、速度、面积和时延特性都会有很大的差别,甚至某些臃肿的电路还会产生难以预料的问题。因此,很有必要深入探讨在用Verilog HDL进行有限状态机设计中,如何简化电路结构、优化电路设计的问题。文中根据有限状态机的设计原理,描述了有限状态机设计的几种设计方法,分析了影响状态机设计时延、速度和电路综合面积问题,提出了一种高效状态机设计方法,并给出了基于Veril-og HDL程序综合得到的电路图,验证了方法的正确性。     

基于VHDL设计有限状态机FSM的方法

介绍了有限状态机的特点和设计方法，以设计UART为例，应用EDA技术，基于VHDL语言．以FPGA/CPLD器件为核心。     

基于Verilog HDL的有限状态机的优化设计

有限状态机（FSM）在数字电路设计中的使用非常广泛,该文研究了有限状态机的优化设计方法。利用FPGA开发软件Quartus II和仿真软件ModelSim-Altera对不同方法所设计的状态机进行综合电路分析以及对仿真波形进行时序分析,找出不同状态机在电路上、仿真中以及稳定性上的优缺点。结果表明,采用两段式（Two-always）和三段式（Three-always）设计的状态机在多方面上都优于用一段式（One-always）所设计的状态机,而且采用三段式所设计的状态机在稳定性上更优于用两段式所设计的状态机。     

IPv6邻居发现协议的一致性测试序列生成

自1998年互联网工程任务组(IETF)提出下一代互联网标准规范以来,IPv6已经历了十多年的发展。现今已有越来越多的IPv6产品被投入到了开发与应用中。而如何提高不同产品间的互通性和可靠性则成为了一个关键问题。进行协议一致性测试是提高IPv6实现可靠性的一种有效方式。本文就重点针对IPv6邻居发现协议进行了一致性测试分析。本文首先简要分析了IPv6邻居发现协议的主要功能及实现原理,并据此抽象出其有限状态机（FSM）模型。进而结合一种现有基于有限状态机(FSM)的一致性测试序列改进算法生成了该协议的抽象测试序列。本文在最后对得到的测试序列进行了有效性和可靠性分析,分析表明,使用该算法得到的测试序列不仅在序列长度上较传统UIO序列法有了明显的缩短,同时对测试过程中可能发生的输出错误及末状态转换错误也具备良好的检测能力。本文获得的抽象测试序列可对相关IPv6协议开发者提供有效参考。      

基于R语言的大数据处理平台的设计与实现

R语言是一种基于统计、运算和绘图的数据处理方式,其能够较为理想地进行大数据处理工作。因此,设计基于R语言的大数据处理平台。当平台的用户请求层向技术层发送大数据处理指令,技术层随即开始工作,其处理结果也将反馈至用户请求层。技术层由大数据管理模块、大数据处理模块和R语言控制模块组成,大数据处理模块的EP1C6Q240C8芯片通过借鉴大型数据库内容,进行大数据的挖掘工作,并将其挖掘结果提供给大数据处理模块进行大数据的筛选、汇总、转换和标准控制。经大数据处理模块处理后的大数据,将通过串口通信电路回传给用户请求层。R语言控制模块为整个平台制订处理标准。软件方面利用R语言的类聚性能设计技术层挖掘功能图和大数据向量化处理代码。实验结果表明,所设计的平台能够对大数据进行高性能的处理。     

基于FPGA的可调信号发生器

基于FPGA的应用技术,采用Altera 公司 DE2-70开发板的Cyclone Ⅱ系列EP2C70作为核心器件,设计了一种基于FPGA的新型可调信号发生器.通过Quartus Ⅱ软件及Verilog HDL编程语言设计LPM_ROM模块定制数据ROM,并通过地址指针读取ROM中不同区域的数据,根据读取数据间隔的不同,实现调整频率功能,该系统可产生正弦波、方波、三角波和锯齿波4种波形信号,并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试,实验证明,该可调信号发生器系统软件模拟数据和理论定制波形相吻合.     

窄带强干扰下直接扩谱序列信号的有限多循环检测器

针对存在窄带强干扰情况下直接扩谱序列信号的检测，基于有限多循环频率特性提出一种有限多循环检测器，并就载频和码片时宽的误差对检测器的影响作了详细分析。通过仿真实验证明该检测器能对窄带强干扰中的直接扩谱序列信号进行有效检测，且其检测性能和稳健性要明显高于单循环检测器和辐射计。     

基于FPGA的AD9910控制设计

为了满足目前对数据处理速度的需求,设计了一种基于FPGA+DDS的控制系统.根据AD9910的特点设计了控制系统的硬件部分,详细阐述了电源、地和滤波器的设计.设计了FPGA的软件控制流程,给出了流程图和关键部分的例程,并对DDS AD9910各个控制寄存器的设置与时序进行详细说明,最后给出了实验结果.实验结果证明输出波...     

可综合的基于Verilog语言的有限状态机的设计

VerilogHDL是一种硬件描述语言，他不仅可以在门级和寄存器传输级描述硬件，也可以在算法级对硬件加以描述，因此将采用VerilogHDL语言描述的设计转变成逻辑门构成的电路绝非简单的处理过程。状态机是数字系统的控制单元，包括时序逻辑和组合逻辑，语言描述较为抽象，如果句柄编写不规范，综合工具就很难把抽象思维变为门级电路。由于VerilogHDL语言本身的特点，许多面向仿真的语句虽然符合语法规则却不能综合，这在设计中必须避免。本文介绍了VerilogHDL语言的综合实质，研究了编写可综合的状态机的方法、步骤以及综合原则，具有一定的参考价值。     

基于有限状态机的错误诊断算法

基于有限状态机的协议的一致性测试问题已经得到了广泛的研究。在检测到错误后,如何诊断错误是一个很重要的问题。该文在有限状态机模型和单个错误的假设下,提出了一种新的错误诊断算法,该算法利用已经确定正确的转换信息以及可疑转换的下一个输入/输出对的头状态集合等信息来高效地诊断单个错误。文中给出了与已有的错误诊断算法的比较结果,并且用一个具体的实例来详细描述本文提出的算法。     

基于行为的智能吸尘机器人设计

自主吸尘机器人是目前家用电器领域最具挑战性的热门研发课题。虽然已经形成产品并推向了市场,但其性能还有待进一步提高。描述了一种受人类大脑进化过程的启发而发展起来的一种机器人设计方法(基于行为),并利用该方法设计了一款实现方法简单、价格成本廉价、鲁棒性特别好的智能吸尘器。最后使用网上的免费机器人仿真软件验证了设计的可行性。     

DPMR协议呼叫控制层的研究和设计

数字专用无线电对讲机（DPMR,Digital Private Mobile Radio）协议是欧洲电信标准化协会推出的一种适用于民用数字对讲机系统的通信协议。首先,按照简化的开放系统互连（OSI,Open System Interconnection）分层模型对DPMR标准进行了简单的介绍。其次,以DPMR数字对讲机系统的呼叫控制功能为研究对象,详细叙述了系统的基本呼叫流程,并以有限状态机为基础设计出协议的状态转换过程;最后,以Visual C＋＋为平台,实现该呼叫控制方案的设计过程,并给出相关设计结果。通过结果分析,进一步验证了该呼叫控制方案的可行性。     

基于混合观测器的非线性系统的脉冲控制

该文针对基于有限状态自动机的非线性脉冲混合动态系统,设计一种新的脉冲混合观测器,然后应用有限状态自动机理论和Backstepping方法设计了基于混合观测器的脉冲输出反馈控制器,并构造了多Lyapunov函数,通过混合系统的渐近稳定性理论以及多Lyapunov函数法给出整个闭环系统渐近稳定的充分条件,数值仿真验证了该控制器的有效性。     

基于序列密码的强PUF抗机器学习攻击方法

物理不可克隆函数(Physical Unclonable Function,PUF)在信息安全领域具有极其重要的应用前景,然而也存在其自身安全受机器学习攻击等方面的不足.该文通过对PUF电路和密码算法的研究,提出一种基于序列密码的强PUF抗机器学习攻击方法.首先,通过构造滚动密钥生成器产生随机密钥,并与输入激励进行混淆...     

一种基于ITD算法的直扩信号检测算法

固有时间尺度分解(ITD)算法是一种局域波分解算法,该文对直接序列扩频信号ITD分解,提出了一种通过频域粗搜索和细搜索分别检测直扩信号码片速率和载波频率的快速算法。该算法以瞬时幅度作为分析参量,先设置截止频率对信号低通滤波处理,并通过引入伴随频率达到抑制噪声的目的,利用了固有时间尺度分解算法时频分辨率高,运算速度快的优势。仿真结果显示在-15dB信噪比下能够有效地检测出码片速率和载波频率。     

基于状态转移的机会路由算法研究

现有机会路由算法采用与传统无线路由相似的转发机制,为每个节点指定全局度量值或下一跳节点集合。该文首先通过反例指出转发机制不能总获得最优的性能,进而提出从状态转移的角度研究机会路由过程,将不同已接收到的节点集合视为不同的状态,并将路由过程看作由不同状态组成的马尔科夫链。随后建立了相应的路由算法模型,该模型能够揭示路由过程的本质特征,可适用于多播与多冲突域场景。在此基础上提出了基于状态转移的最佳机会路由算法(Shortest Opportunistic Routing, SOR),证明了其在多播与多冲突域场景下可获得最小期望传输次数(Expected Transmission Count, ETX)代价。仿真结果表明了SOR算法的有效性,其性能优于已有算法。SOR算法可应用于多跳无线网络的最优机会路由策略选择,计算给定拓扑下可获得的最小端到端ETX代价。     

基于有限新息率的正交偶极子阵列信号参数估计算法

为解决极化敏感阵列波达方向(DOA)估计中压缩感知类算法的网格失配问题,该文提出一种基于有限新息率(FRI)的正交偶极子阵列无网格信号参数估计算法。首先,利用均匀正交偶极子线阵中不同极化指向天线的两个子阵,求取其自相关矩阵之和,并通过协方差拟合准则恢复出满足Toeplitz结构的协方差矩阵。然后,利用该协方差矩阵构建FRI信号重构模型,求解以重构结果为系数的多项式的零点,就可以得到入射信号DOA参数的估计结果。最后,根据已估计出的DOA参数以及两个子阵的自相关矩阵和互相关矩阵,利用最小二乘法计算得到入射信号的极化参数估计结果。仿真实验表明,该算法与子空间类和压缩感知类算法相比,具有更高的估计精度及更好的角度分辨力。