PowerPC RISC微处理器

本文简要介绍了ＰｏｗｅｒＰＣ系列ＲＩＳＣ微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。     

数字CNN微处理器的指令集设计

指令集的设计直接影响到数字CNN微处理器的通用性、灵活性以及可编程性,因此是其设计中的关键内容之一.在充分研究数字CNN微处理器的实现方式及其实现原理的基础上,提出其指令集的设计方法,该方法具有一定的通用性,设计的指令简单实用.利用该方法设计的指令对图像进行处理具有良好的性能和效果.     

精简指令集计算机(RISC)的发展

本文主要论述了RISC的产生背景、基本设计思想、面向语言的结构、发展与应用前景,阐述了RISC在计算机领域中的重要地位和应用。     

32位RISC嵌入式微处理器流水线设计

介绍了一32位RISC嵌入式微处理器(取名为MoonCore)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法.     

高密度PLD在高速RISC／CISC系统中的应用

一、前言 随着Pentium、PowerPE和Alpha等新一代微处理器的工作频率不断提高,系统设计师在如何充分发挥其能力方面遇到了越来越大的困难。尽管就速度指标而言,采用ASIC是可行的,但是上市时间这一越来越重要的因素却往往不允许系统设计师采用ASIC,因为ASIC的设计周期太长了。 在日趋激烈的市场竞争中,谁能首先推出新产品,谁就最有可能     

复杂指令集流水线系统设计

摒弃传统流水线设计必须先将复杂指令集指令转化为精简指令集指令,然后再按照精简指令集实现流水线的方法.采用拓展的哈佛结构,设计新型指令流水线前端多指令缓冲和双指令指针,以及流水线中、后端双总线寄存器组和多端口数据存储器,优化指令流水线结构,实现高效率的复杂指令集指令流水线系统.设计从理论上解决了复杂指令集流水线实现的两个难点:寄存器和存储器读写冲突问题,以及流水线各阶段功能和任务划分.VHDL语言建模,用ModelSim和Xilinx仿真、测试,证明复杂指令集流水线系统设计可行.     

基于RISC-V的嵌入式多指令集处理器设计及实现

软件生态是限制RISC-V指令集架构发展的主要因素之一.让RISC-V处理器可以直接运行ARM Thumb二进制代码能在一定程度上缓解其在嵌入式领域中的软件生态问题.本文基于二进制翻译,通过硬件支持ARM Thumb的标志位、分支指令、条件执行,在RISC-V处理器上以较低的面积和功耗开销实现了对ARM Thumb程序的支持并获得了较好的性能.通过运行Embench基准程序套件,该处理器翻译运行ARM Thumb程序的平均性能能够到达直接运行RISC-V程序性能的75.5％.相较于仅使用二进制翻译支持ARM Thumb,该处理器运行ARM Thumb程序的性能提升了3.1倍,面积开销则下降了7.8％.     

8位RISC微处理器核的参数化设计

文章分析了精简指令集的结构特征和嵌入式系统的应用需求，在设计出的8位RISC微处理器核的基础上，从指令集，存储空间等体系结构方面做了参数化设计和参数提取，讨论了硬件描述语言和运用于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性，可以在大批量设计片上系统的过程中充分使用和化设计方法。     

RISC和CISC两种构架MCU的比较

首先从硬件的角度介绍了基于CISC构架和基于RISC构架的两种微控制器的结构，然后从软件的角度分析了两种构架微控制器的指令系统，最后对两种构架微控制器共同的核心部件-CPU内核的结构作了简要介绍。     

一种新型CISC微处理器指令译码设计方法

文章在介绍Gray码和独热编码设计CISC微处理器指令译码单元的基础上，提出了一种全新的指令译码状念机设计方案——状态分拆方法，该方法可提高指令译码状态转换速度。对几种设计方法进行了横向比较。     

32位CISC微处理器流水线的设计

介绍一款全正向自主设计的32位CISC结构微处理器龙腾C2中的流水线设计．该处理器与Intel486DX4指令集兼容。针对CISC结构微处理器流水线设计的难点,采用了微指令流水执行等技术．设计了龙腾C2的7级流水线结构。分析了影响流水线正常执行的各种因素,设计了流水线相关处理机制和精确中断实现机制．实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合的结果表明。该流水线的设计满足龙腾C2微处理器的功能和性能要求。     

基于RISC结构的8位低功耗微控制器的设计

介绍了RISC(Reduced Instruction Set Computer)结构的8位微控制器(MCU)的设计，采用两级流水线，单周期指令，指令集与PICl6C57兼容，并时各单元模块进行描述。最后利用XILINX进行时序仿真，在FPGA上进行验证并得到最终结果，理论分析与计算机仿真表明该结构切实可行、有效，且易于实现。     

CISC微处理器嵌入式内核的设计

设计了与80C51兼容的微处理器嵌入式内核，用Cadence进行了仿真验证，建立了模型库。仿真结果表明，电路时序特性满足80C51的要求。同时，还对CPU和存储器进行了详细设计。该内核具有速度高、功耗低的特点。     

8位高速RISC微处理器的设计

本文按照自上而下的系统级设计思想,进行系统功能结构的划分。利用VerilogHDL进行寄存器传输级的描述,完成了与其他同类产品兼容的,具有取指、译码、执行和回写四级流水线,一条指令只用一个时钟周期(个别跳转指令例外)的RISC微处理器IP软核的设计。并通过版图设计的考虑,探讨了提高所设计微处理器的时钟速度的方法。     

一种8位单片机中ALU的改进设计

文章提出了一种精简指令集8位单片机中，算术逻辑单元的工作原理。在此基础上，对比传统PIC方案、以及在ALU内部再次采用流水线作业的332方案、44方案，并用Synopsys综合工具实现了它们。综合及仿真结果表明。根据该单片机系统要求，44方案速度最高，比332方案可提高43．9％，而面积仅比最小的332方案增加1．6％。在分析性能差异的根本原因之后，阐明了该方案的优越性。     

CISC微处理器中的Stepper译码方法

文章在介绍“与－或”陈列译码以及Stepper译码的概念的基础上,对S teeper译码的方式进行具体的说明,并以HGD－08C01为例定量给出了复杂指令集微处理器中Stepper译码的具体电路设计,并与其它几种控制信号设计方法相比较,对控制信号的设计方法进行了展开说明。     

基于RISC处理器PowerPC405EP的网络打印机控制器设计

本文介绍了一种新型的32位高性能RISC处理器PowerPC405EP,提出了一种基于PowerPC405EP的网络打印机产品控制器硬件设计方案并给出了部分设计细节,然后讨论了基于此网络打印机控制器的嵌入式操作系统VxWorks的开发,移植以及BSP引导程序的开发流程。