共查询到19条相似文献,搜索用时 109 毫秒
1.
介绍了VHDL语言及其基本特点,讨论了VHDL语言在EDA中的诸多优点,并以交通信号灯主控制电路的设计为例,说明了用VHDL语言设计数字电路的方法以及VHDL语言在数字电路设计仿真中的重要作用,给出了交通信号灯主控制电路的时序仿真波形。仿真结果表明VHDL语言应用于数字电路仿真是切实可行的,在跟踪性和快速性方面达到了令人满意的效果。 相似文献
2.
VHDL语言的可综合性 总被引:2,自引:1,他引:1
采用VHDL语言输入,综合工具综合的自顶向下的设计方法是当前电子设计发展的趋势。但VHDL语言本身是基于仿真,而不是专为综合而设计的,许多VHDL语言结构在综合时将会引起一系列的问题。本文详细地分析了VHDL语言的可综合性问题。 相似文献
3.
VHDL支持多层次的混和描述,在实际的设计过程中,对于不同层次上的设计需求也是不一样的。将VHDL语言应用于数字电路教学过程中,针对不同的逻辑单元,采用不同的建模方式,可以培养学生的分析问题、解决问题的综合应用能力,使学生尽可能地掌握和使用VHDL这一现代化的设计工具和设计理念。 相似文献
4.
VHDL中信号与变量的教学体会 总被引:1,自引:0,他引:1
针对在VHDL语言课程教学中,如何设置数字电路设计中的数据对象的若干教学问题进行了探讨。文中首先论述了VHDL语言的数据对象的一些基本概念;重点阐述了在教学中如何通过实例使学生能够分清VHDL语言的信号与变量这两个极易混淆数据对象的使用区别;同时,指出了在应用其进行设计过程中应注意的一些问题。从几次的教学效果来看,本文提出的方法对VHDL语言教学,以及VHDL设计都具有一定的指导意义。 相似文献
5.
6.
7.
8.
9.
用VHDL语言实现数字系统 总被引:1,自引:0,他引:1
通过几个例子讲述了用VHDL语言实现数字系统。首先介绍了多路复用器的实现.其次说明了用VHDL语言编制数字钟.具有时、分、秒、计数显示功能,具有清零、调节小时、分钟、秒的功能,最后谈了实现8位通用寄存器.采用VHDL语言设计数字系统是当今的趋势,是我国电子工业在世界市场上生存、竞争与发展的需要。 相似文献
10.
运用VHDL硬件语言完成了激光成像雷达中扫描系统控制的描述。设计由ALTERA公司的MAX70010系列可编程逻辑器件实现。VHDL语言与可编程逻辑器件(CPLD)的结合使用,将传统上由硬件电路实现的功能转变为软件参与实现,从而易于修改和改进。给出了部分VHDL源代码描述,通过逻辑综合优化了设计,实现了设计的时序仿真,分析了VHDL语言在设计中应注意的一些问题。 相似文献
11.
DES(数据加密标准)算法被广泛应用于软件加密和硬件加密。S盒是DES算法中的一个关键环节,它的设计好坏直接影响DES的加密性能。VHDL(甚高速集成电路硬件描述语言)是借助EDA(电子设计自动化)工具进行硬件设计的基本描述语言。文中结合VHDL的特点,对使用VHDL设计S盒进行了一些分析,综合速度、资源利用率等提出了最优方案。 相似文献
12.
This article presents a set of fundamental principles underlying HDLs and has critically analyzed VHDL, which is the leading HDL. While a significant body of VHDL reflects elegant design, it suffers from a number of serious flaws. The suggestions provided in this article for modifications to key syntactic and semantic constructs of VHDL will help ensure its continued success as the state-of-the-art HDL into the next century. HDLs are the key to understanding computer hardware and software and are involved from the conception of any new computer or hardware design to the final implementation and testing of the IC 相似文献
13.
介绍了应用可编程逻辑器件CPLD及硬件描述语言VHDL设计数字系统的方法,说明基于CPLD器件进行数字系统设计的特点、VHDL设计流程,重点介绍了在数字系统设计中,采用CPLD设计是一种基于芯片的、层次化、自顶向下的方法。以数字频率计设计为例,说明基于可编程逻辑器件的数字系统设计的方法。 相似文献
14.
目前 ,在数字硬件设计全过程中 ,类似于 VHDL的硬件描述语言 (HDL)已能支持系统仿真、综合、测试和形式验证等大多数设计步骤。然而 ,模拟 CAD工具还没有相应的硬件描述语言的支持 ,这主要是由模拟电路的多样性和复杂性决定的。本文详细介绍了模拟 /混合信号系统的硬件描述语言—— VHDL - AMS,并通过实例进行说明 相似文献
15.
VHDL语言在电路设计中的优化 总被引:4,自引:2,他引:2
VHDL设计是行为级的设计。利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择,但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。VHDL语言的优化设计旨在充分利用CPLD/FPGA所提供的硬件资源,使项目设计能适配到一定规模的CPLD/FPGA芯片中,并提高系统的工作速度、降低系统功耗。优化的主要目标是减少适配所需要的宏单元数。本文分析了VHDL设计中容易引起电路复杂化的原因,提出了相应的解决方法。 相似文献
16.
分析了硬件描述语言VHDL的特点、结构和描述;说明了基于VHDL进行数字逻辑电路设计的方法;结合实例介绍了VHDL在数字逻辑电路设计中的应用方法。 相似文献
17.
T. Egolf M. Pettigrew J. DeBardelaben R. Hezar S. Famorzadeh A. Kavipurapu M. Khan Lan-Rong Dung K. Balemarthy N. Desai V. Madisetti 《The Journal of VLSI Signal Processing》1996,14(2):125-156
The Rapid Prototyping of Application-Specific Signal Processors (RASSP) [1–3] program of the US Department of Defense (ARPA and Tri-Services) targets a 4X improvement in the design, prototyping, manufacturing, and support processes (relative to current practice). Based on a current practice study (1993) [4], the prototyping time from system requirements definition to production and deployment, of multiboard signal processors, is between 37 and 73 months. Out of this time, 25–49 months is devoted to detailed hardware/software (HW/SW) design and integration (with 10–24 months devoted to the latter task of integration). With the utilization of a promising top-down hardware-less codesign methodology based on VHDL models of HW/SW components at multiple abstractions, reduction in design time has been shown especially in the area of hardware/software integration [5]. The authors describe a top-down design approach in VHDL starting with the capture of system requirements in an executable form and through successive stages of design refinement, ending with a detailed hardware design. This hardware/software codesign process is based on the RASSP program design methodology called virtual prototyping, wherein VHDL models are used throughout the design process to capture the necessary information to describe the design as it develops through successive refinement and review. Examples are presented to illustrate the information captured at each stage in the process. Links between stages are described to clarify the flow of information from requirements to hardware. 相似文献
18.
VHDL是硬件电路设计的首选语言之一,也是信息类专业重要讲授内容。本文结合VHDL的特点,分别阐述了在VHDL教学中遇到的常见问题,这些相关问题涉及到顺序与并发描述语句错用、信号和变量赋值的区分以及变量初始化的方法及时刻,对每个问题给出了具体的实例和正确的解决方法,并提出了今后教学中的改进。 相似文献
19.
VHDL作业一种通用的硬件描述语言,在电路设计中被广泛使用。本文探讨了VHDL电路设计的优化方法。 相似文献