采样时钟抖动对GPS信号跟踪性能影响研究

本文分析了晶振的漂移对GPS接收机的影响,从锁相环理论的角度,重点分析了采样时钟抖动对基带载波跟踪和伪码跟踪性能的影响,并给出一种环路分级降带宽的方法来消除这种影响.该方法在保证最终伪码跟踪精度的前提下,增加了跟踪环路对动态应力的容忍范围.提高了GPS接收机跟踪环路的稳定性.     

微型测控应答机再生测距码跟踪精度研究

微小卫星的星载测控应答机由于功率和天线增益受限,测距误差较大.而再生伪码测距能显著减少下行链路的噪声,从而提高伪码跟踪精度.针对最新的再生测距码,利用线性分析的方法,对伪码跟踪环的理论均方定时误差进行了推导,并对这些测距码的跟踪性能进行了仿真和比较.与理论值不同的是,环路的实际跟踪性能由于VCO相位噪声的存在,不是环路带宽的单调函数.因此,需要根据信噪比条件设置相应的最佳带宽,以得到最佳的跟踪性能.与理论情况相比,各测距码实际环路跟踪性能的差异有所减小.     

基于伪码测距高度表实现高精度测量的方法

针对伪码测距高度表增大测高范围和提高测量精度矛盾的情况,给出了一种在提高伪码测距高度表的测高精度时不影响测高范围的方法,并利用现行电子元器件的精确和高速处理能力来实现;该方法引入频率为伪随机序列码元频率的M倍的脉冲序列,通过对其单个脉冲的增减,得到本地伪码与接收伪码在码片内的准确延时,从而提高高度的测量精度;仿真结果表明,使用FPGA实现此方法既能满足高度表提高测量精度的要求,同时也满足测高范围大的要求。     

高速ADC时钟抖动及其影响的研究

从ADC的输入信号及时钟源的自身参数着手,主要分析了输入信号幅值、频率、采样频率对时钟抖动及ADC信噪比的影响,根据ADC手册数据提供的信息给出了时钟抖动的计算方法,并对计算结果和实际测量结果进行分析比较,进一步提出了减少时钟抖动方法。     

一种改进微小卫星伪码测距信噪比的有效方法

微小卫星上的星载测控应答机最基本的功能是接收、解调并转发地面战发来的伪码测距信号,供地面站测距.微小卫星体积小、重量轻、功耗低的特点导致测控应答机工作功率较低和天线增益较小,测距伪码往往淹没在嘈杂的噪声中.严重影响后续信号同步信号提取、解调和检测,降低测距精度,甚至导致无法测距.传统基于功率谱带宽的滤波器只能起到一定程度提高信噪比的作用,本文提出基于最小二乘法问题的最小范数准则进行波形拟合的多项式滤波器方法,能够进一步显著提高信噪比,解决强干扰下伪码信号提取的问题.     

某雷达系统中伪码对齐的滑动控制方法及FPGA实现

本文主要阐述了在某雷达系统中为实现伪码对齐．所采用的滑动控制方法的原理及在FPGA芯片上的实现。     

时钟抖动测量方法

研究了时钟抖动的测量方法,并根据时钟抖动与ADC采样信号信噪比之间的关系,提出利用信噪比测量时钟抖动的两种方法：（1）通过信噪比与信号频率之间的关系计算时钟抖动的频率扫描法;（2）通过信噪比与信号幅度之间的关系计算时钟抖动的幅度扫描法。同时利用Matlab分别对两种方法进行了仿真和验证。最后用这两种方法分别测量了锁相环时钟和晶振时钟的抖动。测量结果表明,频率扫描法、幅度扫描法测量时钟抖动操作简单、测量精确,并且具有很好的一致性。     

混沌扩频测距方案研究

混沌序列以其相关性好、对初值敏感、保密性强等特性成为直接扩频通信系统中理想的扩频码。为充分发挥混沌序列测距的优点,在分析伪码测距的基本原理基础上,设计了两种混沌扩频测距的方案,利用数字匹配滤波器进行混沌码捕获的方法实现测距,分析了其测距的工作过程、捕获时间和测距精度。通过理论与仿真分析结果表明,利用混沌码作为扩频码实现测距是可行的,且具有高保密性、低截获和适合多目标测距等优点。     

基于数据转换跟踪环的时钟抖动测试算法

提出基于数据转换跟踪环的光通信时钟抖动的测试算法。根据抖动测试模型推导得到等效基带相位模型,给出抖动测试误差幅度的表达式,说明抖动测试幅度与环路滤波器增益、抖动源幅度和抖动源频率有关。FPGA定点仿真表明,抖动测试误差幅度的仿真与理论结果一致。该算法为光通信中的抖动测试提供了一个简单、精确的方法。     

阻抗失配引起的伪码测距误差分析与仿真

在高精度伪码测距系统中,信号收发链路设备连接的阻抗失配将对伪距测量产生附加的误差影响.为了定量分析阻抗失配对伪码测距的误差影响,首先给出了阻抗失配情况下的直序扩频(DS/SS)信号失真模型,在此基础上分析相干延迟锁定环(CDLL)和非相干延迟锁定环(NCDLL)条件下,阻抗失配引起的伪码跟踪误差,推导了跟踪误差的解析表达式,给出了计算机仿真结果.研究结果表明:阻抗失配对伪码跟踪误差的影响可达数ns量级,严重影响伪码测距的准确性;通过良好阻抗匹配和适当提高扩频码速率可以显著的降低伪码测距误差.研究结果可为伪码测距系统的工程实现提供重要的参考.     

基于去抖缓冲区的快速自适应时钟方法

分析了分组网传送TDM技术中的自适应时钟方法,描述现有的基于去抖缓冲区填充级的自适应时钟方法,提出一种基于去抖缓冲区的快速锁定的自适应时钟方法,比较快速锁定方法和传统的基于填充级方法,设计和建立硬件设备和评测平台。测试表明了该改进算法的有效性。     

基于DP83640的高精度时钟的研制

文章基于DP83640研制了一种高精度时钟。该方案在分析了DP83640的时钟电路结构的基础上,阐述了如何使其内部的时钟与UTC时间获得较高的同步精度的方法,从而实现了可以获得任意时刻的高精度时间的高精度时钟。     

应用于高速数据采集系统的超低抖动时钟电路

分析了高速数据采集系统对采样时钟抖动的要求,给出了时钟相位噪声和时钟抖动的转换关系;采用HITTITE的HMC1035LP6GE频率综合芯片作为主芯片,设计了时钟生成电路,2 500 MHz输出时钟抖动测量值90 fs（整数工作模式,输入频率100 MHz,鉴相频率100 MHz,环路滤波带宽127 kHz,积分区间［10 kHz,10 MHz］）。对比时钟生成电路在各种工作模式下的性能,给出了对应的设计指南。     

一种测量模数变换器孔径晃动的方法

孔径晃动是模数变换器（ＡＤＣ）的一个重要性能指标，但目前还没有一种完善的测量方法。文中提出了一种用两个不同频率正弦信号作输入的频谱累加平均方法来测量实际ＡＤＣ孔径晃动，分析了测量误差，指出了减小测量误差的途径：在ＡＤＣ模拟带宽允许范围内尽可能提高较高一个输入信号频率；较高一个输入信号频率选定后，另一个输入信号频率尽量低；通过增加数据长度和累加次数的方法更精确的估计噪声能量。作者进行了计算机模拟，模     

基于IEEE1588协议时钟同步精度影响因素的研究

随着分布式测试技术的快速发展,对地理位置分散的测试设备协同完成测试任务的需求也越来越大,而设备之间的时钟同步精度成为制约测试效果的关键因素;为了对时钟同步精度的影响因素进行研究,提出了基于IEEE1588协议的网络时钟同步实现方案;首先对IEEE1588基本原理进行分析,然后提出了IEEE1588协议的实现方案,最后搭建实验平台对影响同步精度的因素进行研究;研究结果表明,同步间隔和网络拓扑结构影响时钟同步精度的两个主要因素。     

基于FPGA实现高精度A/D转换电路设计

提出间接实现高精度A/D转换电路的设计方案,给出以FPGA为核心,采用等精度测频原理,辅以高精度,低温漂的模拟、数字器件的具体电路设计,并进行了实际测试。测试表明该方案可以实现16位高精度、低线性误差的A/D转器。     

利用低位ADC获取高精度量化结果

模数变换中量化精度取决于ＡＤＣ的位数。对于固定模拟量，即使作多次量化值的平均，也不能提高精度。但在量化前使被量化信号叠加上一个噪声，作多次量化值的平均，则有可能提高量化精度。本文对此量化模型进行了严格、系统的数学分析，对叠加噪声采用正态分布和均匀分布这两种常见类型噪声的情况进行了详细的分析和比较。     

光谱数据变换对玉米氮素含量反演精度的影响

通过对玉米叶片光谱数据进行6种变换,分析了变换后的光谱值与叶片氮素含量的相关关系,探讨了550 nm和680 nm两波段处不同形式光谱变量对氮素含量反演的精度。结果表明,微分处理(D(R)、D(log(R))和D(N(R)))显著改变了氮素含量与光谱值的相关性,归一化(N(R))次之,对数处理几乎无变化(R与log(R),N(R)与log(N(R)))。不同的变换形式之间,与氮素含量相关性高的,所建立的回归模型的决定系数较高,模型的精度也较高。在波段550 nm和680 nm波段处,光谱数据的归一化对数处理(log(N(R)))能显著提高回归模型对氮素含量的反演精度。     

基于FPGA的A/D转换采集控制模块设计

采用FPGA器件EP1C3T144C8N处理器,对A/D转换芯片AD7714进行采样控制.整个设计在Quartus I平台下进行软件编程,采用Verilog语言描述,实现正确的AD7714转换的工作时序控制过程,并将采样的数据存储起来进行处理.本设计可用于微弱信号采集和实时监控方面,仿真结果显示该模块工作性能稳定、可靠性高、使用方便.     

基于FPGA的A/D转换采样控制模块的设计

本文采用FPGA器件EP1C6T144C8芯片代替单片机控制A/D转换芯片ADC0809进行采样控制,整个设计用VHDL语言描述,在QuartusⅡ平台下进行软件编程实现正确的A/D转换的工作时序控制过程,并将采样数据从二进制转化成BCD码.本设计可用于高速应用领域和实时监控方面.