基于SPI FLASH的FPGA多重配置

现代硬件设计规模逐渐增大,单个程序功能越来越复杂,当把多个功能复杂的程序集成到一个FPGA上实现时,由于各个程序的数据通路及所占用的资源可能冲突,使得FPGA控制模块的结构臃肿,影响了整个系统工作效率。通过FPGA的多重配置可以有效地精简控制结构的设计,同时可以用逻辑资源较少的FPGA器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPI FLASH为基础,从硬件电路和软件设计两个方面对多重配置进行分析,给出了多重配置实现的具体步骤,对实现复杂硬件设计工程有一定的参考价值。     

基于CPLD的FPGA从并快速加载方案

提出了基于复杂可编程逻辑器件(CPLD)的现场可编程门阵列(FPGA)从并加载方案,及逻辑代码的实现过程,并给出仿真结果。该方案理论计算结果表明,当加载SPARTAN-6系列最高端的6SLX150T时,采用基于CPLD的从并加载方式,共需要加载时间为1.221 s,完全满足通信产品的快启动要求,具有较高的应用价值。     

基于MCU的CPLD/FPGA配置

以PowerPC860为例，结合CPLD／FPGA的一般配置方法，从基本原理、硬件设计、软件操作等几个方面较详细地论述了如何利用MCU配置CPLD／FPGA芯片。给出了PS配置时序、配置电路的硬件连接、配置操作过程和CPU源程序。文末总结了该方法的优点。     

基于Flash和CPLD实现FPGA的配置

从传统的现场可编程门阵列（FPGA）配置方法入手,重点介绍了通过复杂可编程逻辑器件设备（CPLD）和片外Flash实现FPGA配置的方法,并给出了系统设计方案、硬件框图和软件流程图。     

基于CPLD的FPGA快速动态重构设计

随着FPGA的广泛应用,其实现的功能也越来越多,FPGA的动态重构设计就显得愈发重要。在分析Xilinx VertexⅡPro系列FPGA配置流程、时序要求的基础上,设计了基于CPLD的FPGA快速动态重构方案,实现了同一硬件平台下多个FPGA设计版本的在线动态配置和功能重构,该技术已在工程中成功应用。     

由CPLD＆flash实现大规模FPGA配置

文章介绍了通过CPLD和片外flash实现FPGA的配置,采用PS模式可以兼容专用配置芯片,并可以实现FPGA的在线升级,最后给出了系统设计方案、硬件电路设计和软件流程图。     

利用CPLD实现多片FPGA的配置

随着通信系统的复杂化和功能的多样化,程序设计越来越复杂,根据软件无线电思想,在要求不断电重新加载程序的情况下,很多系统需要在不同的时刻实现不同的功能,原始单一的FPGA存储器配置方式已经不能满足系统要求。为了节省资源,缩短编译时间,应用CPLD实现多片FPGA配置显得尤其重要,同时采用简便的配置方式可以节约硬件资源,加快程序的编译调试,更利于实现系统的小型化、集成化,方便调试和简化应用,满足软件无线电技术的要求。     

通用雷达定时器FPGA方案和设计方法

提出了运用ＦＰＧＡ（现场可编程门阵列）技术设计雷达定时器的优点，分析了设计定时器的方法，并讨论了具体的实现电路，为通用雷达定时器模块化的开展打好基础。     

基于单片机实现FPGA的加载配置

讨论了基于SRAM技术的FPGA可编程逻辑器件的编程方法，并以Altera公司FLEX10系列器件为例，提出一种利用单片机时可编程逻辑器件进行在系统配置方案。该方案成本低廉、简单易行，能在系统复位或上电时自动时器件编程，有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

基于MCU的FPGA在线配置

针对FPGA器件的下载配置问题,介绍了一种基于MCU的FPGA在线配置的方法,并以ALTERA公司的CycloneII系列下的EP2C35为例, 结合FPGA的一般配置方法, 从基本原理、硬件设计、软件操作等几个方面较详细地提出一种如何利用单片机配合串行的Flash存储器实现对大容量FPGA芯片的被动串行(PS)方式的在线配置.并提出一种利用ARM7通过TCP/IP协议实现远程更新的方式.对于EP2C35的1.16MB大配置文件,采用这种方法只需1分30秒即可成功配置.     

基于FPGA的页快速命中的SDRAM控制器的设计

深入探讨SDRAM的工作原理和工作时序,通过SDRAM三种常用寻址方式的对比,设计一种基于FPGA的页快速命中寻址的16位SDRAM控制器。软件仿真、硬件测试及实物调试结果表明:该控制器能极大地缩短寻址时间,并具有良好的实时性、高效性和模块重用性;同时也节省了FPGA的内部资源,缩短了研发周期。     

用XC9500 CPLD和并行PROM配置Xilinx FPGA

Xilinx FPGA系列可以通过串口配置，本文给出了一个用XC9500和并行PROM对Xilinx FPGA进行串行配置的应用实例。     

基于单片机的CPLD/FPGA被动串行下载配置的实现

介绍采用AT89S2051单片机配合串行E^2PROM存储器，实现CPLD／FPGA器件的被动串行模式的下载配置，阐述了其原理及软硬件设计。     

一种FPGA在线配置FLASH的方法

提出了一种在线配置FLASH芯片数据的方法。利用FPGA丰富的逻辑资源，以及产生精确时序的能力，使FPGA一方面与电脑并行口通信，获取数据，另一方面产生对FLASH的控制波形，实现了对FLASH存储器的在线配置。该方法在我们的显示控制电路中得到成功应用，而且可以扩展到所有类似系统中。     

基于网络和PowerPC系统的FPGA远程配置

在工程实践中,人们希望能远程灵活地配置FPGA,提出一种借助于网络实现远程配置FPGA的方法。当需要对FPGA进行重新配置时,使用传输层的TFTP协议,将配置文件由主控端通过Internet传输到与FPGA相连的嵌入式系统并保存起来,再由嵌入式系统产生被动串行配置FPGA所需的相应时序,完成对FPGA的配置工作。这样不仅节约了成本,缩小了系统体积,增加了系统灵活性,而且能根据需求的变化对FPGA进行远程配置。     

FPGA的配置及接口电路

介绍了FPGA配置的原理和过程以及配置模式和相应的接口电路,详细介绍了CPLD 并行EPROM对Virtex系列FPGA的配置方法以及串行菊花链的配置方法.     

基于FPGA的快速并行平方器

介绍了一种二进制补码快速并行平方器的设计方法，并给出了一个6位二进制补码平方器的例子及在MAX＋PLUSⅡ10．0环境下的仿真结果。     

基于FPGA的通用液晶显示控制器的设计和实现

基于FPGA研究了液晶显示的驱动方法,参照液晶显示的逻辑和时序标准设计了可选择分辨率的通用液晶驱动,用Verilog硬件描述语言编写了通用液晶显示驱动控制器,可以实现不同分辨率的清晰动态显示,在不需要修改核心代码的情况下,普遍适用于多种分辨率图像切换显示。经实验验证,该通用液晶显示控制器占用资源少,能够满足液晶显示时序控制的要求;通用性好,可移植性强,在系统外扩高速存储设备后即可作为嵌入式系统的一部分驱动标准高分辨率液晶显示器。     

基于FPGA的PEX8112配置模块的设计及实现

介绍了一种基于FPGA的可用于PEX8112芯片的寄存器配置的设计方法,详细说明了SPI接口协议及用FPGA来实现寄存器配置模块的设计过程,在Quartus Ⅱ中对设计模块进行了仿真验证,最后通过硬件测试证明了设计方法的正确性和可靠性。该方法对用FPAG配置其它芯片具有普遍适用性。