基于FPGA的软件定义协议无关解析器

随着信息技术的繁荣发展,各种功能的异构网络层出不穷,异构融合网络成为下一代网络发展的必然趋势。实现异构网络之间的通信,网络转发设备必不可少。传统的转发设备仅支持固定的协议配置,缺乏可扩展性,无法支持新的网络协议。针对这种情况,提出了一种基于FPGA的软件定义协议无关解析器,通过软件定义解析流程,给予解析器灵活可编程的特性,无须对硬件设备进行更改即可完成对多种协议数据包的解析并提取出数据包转发所需的关键信息。通过高性能FPGA平台对解析器进行了实现,并进行了硬件资源开销和性能的评估。实验结果表明,可以完成多种异构网络协议的快速解析,得到完整的解析数据。     

面向下一代互联网实验平台的新型报文处理模型——EasySwitch

下一代互联网实验平台应能提供网络原型系统快速开发及部署能力,以有效支撑新型互联网体系结构关键技术的实现和验证.基于FPGA(Field Programmable Gate Array)技术构建的网络实验平台可以提供较高的可编程性和性能,而它对硬件逻辑设计能力的要求则严重限制了平台的广泛应用.新型报文处理模型EasySw...     

一种可重构以太网数据包解析器中可重构单元的设计

不停变化的网络协议标准和用户定制化网络业务需求要求交换机硬件具有更高的灵活性。在此背景下,提出了一种能够通过软件编程定义协议解析规则的以太网交换机芯片数据包解析器基本处理单元,具有高性能且高灵活性的优点,通过灵活配置硬件解析逻辑和查找表内容,定义对数据包包头内容的提取、查找、匹配、动作等解析过程,从而支持对不同种类的协议解析任务,其由2类基本结构的串联或并联组合而成,这样可以根据需要进行硬件资源裁剪。基于该可重构基本处理单元,可以构成可重构报文解析器,支持自定义协议及未知协议的解析。主要介绍了该可重构基本处理单元的结构,并介绍了基于该基本处理单元的解析器架构的实现方法。采用40 nm工艺综合后的评估结果显示,该基本单元电路最高工作时钟频率可以达到240 MHz,基于该基本处理单元结构实现的支持4层常用以太网协议解析的解析器每秒可处理2.4亿个数据包。该可重构基本处理单元所用存储资源共计87.98 Kb,设计规模约147万门。     

针对异构协议的动态解析器模型

介绍了异构协议报文格式和特点,通过使用XML语言描述可扩展协议报文的方法,以简单协议解析为基础,将解析器功能模块化,从而设计此异构协议动态解析器模型.应用此模型实现不必重新编译,只需进行少量代码修改,即可完成异构协议报文自动模型匹配,进而完成报文数据解析.针对两种简单协议进行模型应用,结果表明使用XML语言描述协议报文的方法及可重构的解析器能够有效地描述和解析异构协议报文,获得可靠的解析结果.     

基于FPGA的高性能网络报文分类算法研究

随着网络带宽和报文转发线速的快速增长,报文分类成为各种网络应用中的关键技术。早期的报文分类算法无法满足大规模规则集和高吞吐量的需求,因此提出一个启发式高效比特选择报文分类算法,采用局部最优策略动态选择比特来建立决策树,无需复制规则,能够节省存储资源。同时,基于该算法并结合硬件特性设计了一种基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）的多流水线架构分类器。实验结果表明,基于单片FPGA可以对64字节报文数据包实现超过400 Gb/s的吞吐量,并且支持128 000条五元组规则集。     

基于FPGA实现的报文分类智能网卡

一般的网络安全应用软件,只对网络中的某类报文进行处理,基于通用的网卡采集网络数据,会收到大量的无用报文,降低系统效率。本文基于FPGA和零拷贝技术,设计并实现了一种智能网卡,将报文分类过滤工作下移到网卡硬件中实现,智能网卡完成了网络数据包报文捕获、报文分析、规则匹配等工作,可以过滤掉无用报文,只把应用关心的报文提交给到主机系统。与普通网卡相比,智能网卡可以有效提升网络数据采集的效率。     

一种支持异构协议解析的可配置解析器设计*

针对当前网络转发设备难以快速应对不断出现的新型网络协议的现状,设计了一种支持异构协议的可重配置解析器。首先,通过配置用户定制模块,实时更新用于解析逻辑的解析树,快速实现新型协议的添加、删除。此外,在满足传统互联网解析需求同时,引入数据链路层的可配置性,将异构协议解析进行统一。最后,通过相应的解析树映射算法将用户定制的协议映射到硬件结构中,并通过匹配域的压缩,减少了所用的硬件资源。实验结果表明,与已有的方案相比,节省了20%的slice资源和17%的BRAM资源,并实现176Gbps的解析速度。     

网络协议通用型解析引擎描述语言研究

用于网络协议解析的软件很多,但其绝大多数均是针对某些特定的协议进行开发,其扩展性较差。本文设计一种网络协议形式化描述方法,它通过定义一种协议描述语言,并基于该描述语言开发相应的解析引擎,实现通过添加协议语言描述文档,即可完成对新协议扩展解析的目的。通过示例验证了所述方法的可行性。     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

基于FPGA的同步时钟报文检测电路的设计

时钟同步技术是解决基于网络的分布式测控系统完成同步测控任务的关键技术,IEEE-1588协议是一种应用于分布式测量和控制系统中的精准时钟同步协议.提出了一种基于IEEE-1588协议在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间标记方案[1],在此硬件支持方案和方法的基础之上,充分利用FPGA宏模块资源采用较为简便实用的方法设计实现了同步报文检测电路,该部分电路的设计是采用硬件时间标记方案实现IEEE1588高精度时钟同步的基础.在QuartsII 7.2平台下对设计电路进行优化综合和时序仿真,通过在线实时检测验证了电路设计的正确性.初步验证结果表明设计达到课题要求,应用性能良好.     

A custom processor for protocol-independent packet parsing

Networking devices such as switches and routers have traditionally had fixed functionality. They have the logic for the union of network protocols matching the application and market segment for which they have been designed. Possibility of adding new functionality is limited. One of the aims of Software Defined Networking is to make packet processing devices programmable. This provides for innovation and rapid deployment of novel networking protocols. The first step in processing of packets is packet parsing. In this paper, we present a custom processor for packet parsing. The parser is protocol-independent and can be programmed to parse any sequence of headers. It does so without the use of a Ternary Content Addressable Memory. As a result, the area and power consumption are noticeably smaller than in the state of the art. Moreover, its output is the same as that of the parser used in the Reconfigurable Match Tables (RMT). With an area no more than that of parsers in the RMT architecture, it sustains aggregate throughput of 3.4 Tbps in the worst case which is an improvement by a factor of 5.     

基于协议解析的工控网络安全仿真平台设计

工业控制网络的安全防护通常采用防火墙技术和多种复杂的应用层协议协同完成,但是未涉及应用层协议的深入分析.为了更好地保障工控网络数据访问的安全,结合工控网络报文定制性的特点,详细分析了基于应用层协议解析的安全防护策略.该方案在工业防火墙的基础上,通过对工控网络通信协议的报文深入解析,直接在报文层面解析过滤,从而拦截与功能...     

A programmable state machine architecture for packet processing

The Internet is expanding rapidly and constantly adding new protocols and features. To shorten the design cycle, many companies have adopted a common hardware platform for a variety of products. In these products, specialized packet processors tailored for packet processing handle multiple protocols and feature changes. A packet processor usually incorporates multiple RISC engines that are configurable as several instances of parallel processors, working simultaneously or in a pipelined fashion. In either approach, packet processors are complex and expensive. Packet processing has many levels of programmability requirements. Some tasks require only mild programmability and can't justify the use of a full-fledged packet processor. A finite scare machine (FSM), on the other hand, has high performance but cannot adapt to protocol changes. The solution is something in between: fast, programmable, but not as complicated as a packet processor. A programmable state machine (PSM) is such an idea.     

报文处理系统可靠性分析与实现

随着网络技术的飞速发展,电子邮件已成为信息交互的主要手段之一。但是,一般的电子邮件系统普遍存在传输不可靠的问题,无法满足军事、商务等领域对公文交互高可靠性的要求。本文根据X400建议提出了一种公文传输协议,并依据此协议实现了一套能保证用户之间信息可靠交互的报文处理系统,最后对该协议的性能进行了详细测试。     

POF协议解析器

针对SDN的安全问题,传统的防火墙、防病毒软件能在一定程度上防止外部非法入侵,但是对于防御非法修改交换机/控制器配置和流规则造成的重要信息泄露等内部威胁的效果甚微。POF协议作为SDN的南向接口协议,实现了控制器对网络的配置管理。通过解析POF消息可监控SDN网络通信内容,从而发掘内部安全问题。本文对POF协议进行详细的研究和分析,并基于网络安全审计系统设计POF协议解析器。该协议解析器能够在线解析识别POF消息类型及其关键字段,并生成会话日志和操作日志进行存储展示,有助于及时发掘非法行为,并可在网络安全事件发生后协助溯源取证。通过实验测试,系统集成POF协议解析器后在满足不丢包情况下至少能达到30000的每秒并发连接数、460 Mbps的吞吐以及每秒处理53万个数据包的性能。     

XNETi网络接口的差错控制与分包／重组问题的研究

ＸＮＥＴｉ是为ＸＮＥＴ网络互连系统设计的基于ＰＣＩ总线的网络接口,可以有效地支持用户层的消息传递。本文着重介绍了ＸＮＥＴｉ中差错控制与分包／重组等功能的具体实现。