共查询到20条相似文献,搜索用时 95 毫秒
1.
2.
3.
开放芯核协议(Open Core Protocol,OCP)总线可被应用于将IP核功能与接口解耦,实现IP核的即插即用。针对OCP连接到异步时钟域时的同步问题,改进设计了轻量化的同步接口,在同步化控制信息的同时降低了跨时钟域缓存数据导致的硬件消耗。为解决点到点的OCP总线的扩展性不足的缺陷,将设计的跨时钟域OCP总线部署于共享总线互联的高级高性能总线(AMBA High-performance Bus,AHB),实现了多主从多时钟域传输。仿真和验证表明,设计的改进跨时钟域OCP-AHB总线可以正确传输数据,可用于其他工作的快速部署。 相似文献
4.
5.
为了解决跨时钟域问题对基于片上网络的高速数据传输造成的功能误差,提出了一种新的片上网络跨时钟域高速数据通信接口电路.针对采用多电压频率岛分配方案的异步片上网络,将多路选择器模块和基于令牌环的环形异步FIFO相结合构成跨时钟域高速数据通信接口电路.实验结果表明,该算法及电路设计能够有效减小亚稳态的影响,增加片上网络系统数据传输的吞吐率,满足用于视频采集和处理系统的片上网络对大数据量和高速度数据码流进行实时传输的需求. 相似文献
6.
7.
8.
9.
10.
11.
12.
基于SoC FPGA的心电信号检测系统设计 总被引:1,自引:0,他引:1
设计实现了一种基于片上系统现场可编程门阵列( SoC FPGA)的心电信号( ECG)检测系统.系统通过具有高输入阻抗、高共模抑制比和低噪声的前置采集放大电路,实现心电信号的拾取和预处理.通过基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方式,完成了心电信号的A/D转换、VGA显示、Micro SD卡数据存储和心电信号算法处理,能够对心电信号进行小波分析和QRS波检测,实现了对心电信号的采集、显示、存储和处理. 相似文献
13.
14.
提出了一种面向片上系统(SoC)的RBF神经网络的软测量算法,在OMAP-L137双核处理器SoC 硬件平台上成功实现了整个训练与预测算法.针对SoC计算速度和存储空间等资源有限,对网络结构、权值更新模式和步长以及数据预处理方式等参数提出了具体的解决方案.经过相关数据集的测试结果表明:提出的算法移植方法完全满足工业应用... 相似文献
15.
基于ARM Cortex-M3核的SoC架构设计及性能分析 总被引:1,自引:0,他引:1
主要研究了基于ARM Cortex-M3核的SoC设计方法及不同架构对芯片整体性能的影响。首先从Cortex-M3的结构特点尤其是总线结构特点出发,分析了基于该核的SoC架构设计的要点。然后通过EEMBC的CoreMark程序,对实际流片的一款Cortex-M3核芯片进行了性能测试,并与STM32F103 MCU的测试结果进行了对比,通过实例说明了不同芯片架构对性能的影响。最后,对影响SoC芯片性能的因素,包括芯片架构、存储器速度、工艺、主频等进行了分析和总结。 相似文献
16.
17.
18.
针对传统的面向应用领域的多核SoC体系结构设计方法存在系统结构探索空间大、设计复杂度高等问题,提出了一种基于体系结构模板的粗粒度可重构SoC系统架构设计方法。该设计方法以体系结构设计为中心,体系结构模板可重用、参数可配置,从而缩小了体系结构设计探索空间,提高了体系结构设计效率,降低了应用程序编译器开发复杂性。最后,以密码处理领域为例,将模板参数实例化,构建了一个面向密码处理领域的多核可重构指令集处理器SoC系统(Multi-RISP SoC)。实验结果表明,MultiRISP SoC系统与几个典型可重构平台在性能上相当,但系统构建更为快速高效。 相似文献
19.
SoC芯片设计方法及标准化 总被引:13,自引:2,他引:13
随着集成电路技术的迅速发展,集成电路已进入系统级芯片(SoC)设计时代,SoC芯片的集成度越来越高,单芯片上的集成度和操作频率越来越高,投放市场的时间要求越来越短,为了实现这样的SoC芯片,设计越来越依赖IP模块的重用,SoC复杂性的提高和IP模块的多样化,SoC芯片中多个厂商不同IP模块的使用,导致了IP模块可重用的许多问题,IP模块和片上总线,以及EDA工具接口的标准化,是解决IP模块标准化的很好途径,另一方面,SoC芯片设计的复杂性和嵌入软件所占比重的增加,要求更高层次的系统抽象和软硬件的协同设计,使用更流地的设计进行系统的硬件设计和更有效的系统设计方法,描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题,介绍了SoC IP模块和片上总线结构的标准化,讨论了基于C/C++扩展类库的系统级描述语言和基于平台的SoC设计方法。 相似文献
20.
汉盲翻译是一种将中文文本自动翻译为对应的盲文数据的过程. 在嵌入式环境下, 汉盲翻译的速度较慢, 难以达到复杂环境下的实时性需求. 为此设计出专用的汉盲翻译IP核, 通过实现逆向最大匹配分词算法、汉盲转换, 最终得到准确的盲文数据. 为了验证设计的合理性, 以Cortex-M3为微处理器构建SoC, 搭载串口、LCD驱动和汉盲翻译IP核, 并使用FPGA实验平台进行功能验证和性能测试. 测试结果表明, 该SoC可准确进行汉盲翻译, 翻译速度达5 079.37 B/s. 相似文献