一种基于进化规划的系统芯片测试调度方法

测试调度是系统芯片测试的一个重要方面,它用于确定把芯片上芯核的测试集分配给测试存取机制的方法,以使得总的测试时间最少.文章提出一种基于进化规划原理的测试调度方法,把测试调度问题的可行解用个体表示,由多个个体构成种群,通过种群的进化而得到较优的测试调度方案.     

三维芯片多层与多核并行测试调度优化方法

针对测试环节在三维（3D）芯片制造过程中成本过高的问题,提出一种基于时分复用（TDM）的协同优化各层之间、层与核之间测试资源的调度方法。首先,在3D芯片各层配置移位寄存器,通过移位寄存器组对输入数据的控制,实现对各层之间以及同一层的各个芯核之间的测试频率的合理划分,使位于不同位置的芯核能够被并行测试;其次,使用贪心算法优化寄存器的分配,减少芯核并行测试的空闲周期;最后,采用离散二进制粒子群优化（DBPSO）算法求出最优3D堆叠的布图,以便充分利用硅通孔（TSV）的传输潜力,提高并行测试效率,减少测试时间。实验结果表明,在功耗约束下,优化后整个测试访问机制（TAM）利用率平均上升16.28%,而3D堆叠的测试时间平均下降13.98%。所提方法减少了测试时间,降低了测试成本。     

基于改进CAF-WAS的绑定前硅通孔测试

硅通孔TSV发生开路故障和泄漏故障会降低三维集成电路的可靠性和良率,因此对绑定前的TSV测试尤为重要。现有CAF-WAS测试方法对泄漏故障的测试优于其他方法(环形振荡器等),缺点是该方法不能测试开路故障。伪泄漏路径思想的提出,解决了现有CAF-WAS方法不能对开路故障进行测试的问题。另外,重新设计了等待时间产生电路,降低了测试时间开销。HSPICE仿真结果显示,该方法能准确预测开路和泄漏故障的范围,测试时间开销仅为现有同类方法的25%。     

3D SoC测试结构优化与测试调度的博弈模型

硅通孔技术是实现三维系统芯片的一种新兴的方法.而作为测试基础,测试访问机制和测试外壳则方便了三维系统芯片模块化测试,测试结构优化问题是研究的热点.提出基于博弈论的3D SoC测试结构优化技术,使基于核的三维系统芯片测试时间最少,TAM带宽最大,并且满足TSV数目约束.提出的方法利用二人合作博弈论方法的优点,对测试结构和测试调度问题进行建模,给出了基于博弈实现3D SoC测试结构优化的算法.用ITC02 SoC测试基准电路搭建成堆叠SoC,并在其上对提出的算法进行了模拟.实验结果显示,与之前的2D IC上开发的方法相比较,本文提出的测试结构优化与测试调度方法结果更优越.     

3D-SIC“绑定中测试”时间优化方案

在三维(3D-SIC)芯片测试过程中,对其进行中间绑定测试,可提前检测出绑定过程中的缺陷,减少绑定失败率,但中间绑定测试会使测试时间与功耗的大幅度增加。针对3D-SIC绑定中测试成本过高问题,提出了一种新的绑定顺序优化,改变了传统的自下而上以及逐层绑定,提出了可以从任意层进行绑定。在测试带宽和测试功率的约束下,本文提出的基于贪心算法的绑定调度流程下,针对三种不同堆叠布局的芯片进行优化。实验结果表明,本文算法针对金字塔结构的三维芯片优化效果达到了40%以上,对菱形结构和倒金字塔结构的三维芯片也有一定的优化效果。     

三维IP核绑定前后总测试时间的优化方法

为了减少三维IP（Intellectual Property）核绑定前和绑定后的测试总时间,提出了一种测试外壳扫描链优化方法。方法首先将三维IP核的所有扫描元素投影到一个平面上,用BFD算法将扫描元素分配到各条测试外壳扫描链,以减少绑定后的测试时间。再用提出的AL（Allocate Layer）算法将扫描元素分配到各层电路中,使得绑定前各条测试外壳扫描链的长度也能够平衡,以减少绑定前的测试时间和TSVs数量,并且AL算法能够使得各层电路所含的扫描元素总长度也尽可能的相等。实验结果表明,与国际上已有的方法相比,所提方法绑定前和绑定后的测试总时间减少了3.17%~38.18%,并且三维IP核各层电路所含的扫描元素总长度更加均衡。     

基于遗传算法的IP核测试调度优化

测试调度能够很好的减少测试时间和降低测试成本.通过调度,SOC中尽可能多的IP核可以进行并行测试,然而过度的并行测试会引起功耗过高,对SOC产生不利影响.为了改善这个问题,考虑峰值功耗因素的限制,提出一种基于遗传算法的IP核测试调度优化方案,寻求最短测试时间.通过对ISCAS标准电路组成的SOC进行仿真实验,验证了该方...     

一种部分流水的多塔三维SoC测试时间优化算法

针对硬晶片构成的多塔三维SoC绑定中测试,提出考虑测试访问机制、层间硅通孔数和测试功耗约束的测试时间优化算法。只要任意一种测试资源约束不满足待调度晶片测试,就依次释放最早结束测试的晶片测试资源,直到待调度晶片尽可能提前测试为止,以此实现该晶片与未结束测试晶片的部分流水。选用ITC02测试基准电路中的5种典型电路,手工搭建2种塔内包含子塔的多塔三维SoC。实验结果表明,与已有算法相比,提出的算法减少了空闲时间块,显著缩短了总测试时间;实验还发现,与增加TSV数相比,增大测试引脚数更能有效减少多塔三维SoC的总测试时间。     

基于穴度的三维时空优化问题的贪心调度算法

研究了基于二维矩形Packing的三维时空优化问题,即对给定的一个任意宽、高的大矩形框和有限个有连续加工时间要求的任意宽、高的小矩形块,如何安排每个小矩形块的入框时刻及其出框前每一时刻的位置和方向,使得所有小矩形块的总加工时间即总调度长度makespan最短。与经典布局问题的不同之处在于,各矩形块在框内可随时间的绵延而改变其位置和方向,从而能更充分地利用矩形框的空间。基于实角与实占角动作的定义,设计了求解其子问题二维矩形Packing问题的增强穴度算法。然后,每步迭代优先考虑剩余加工时间长的矩形块,提出了求解此问题的贪心穴度调度算法(caving-degree based greedy scheduling algorithm,CGSA)。作为比较,同时设计了矩形块在框内不可随时间移动的将时间简单类比为空间的对应Packing问题的调度算法CGSA′。对于实验中提出的满足非闸断模式的4个小型算例,它们在原问题上的最优调度长度为2,但若将时间简单地类比为空间,即矩形块放入框内后不可随时间移动其方位,则其最优调度长度为3。实验表明,算法CGSA在这4个非闸断算例上均得到了最优调度。进一步地研究出满足闸断模式的21组共210个自动生成算例,通过实验验证了算法CGSA的最优解的数目明显多于CGSA′,且CGSA的平均调度长度明显短于CGSA′。     

多箱型三维装箱问题及其优化研究

对多箱型三维装箱问题进行了描述,提出了求解该问题的禁忌算法。算法基于自然数编码,设计了货物的摆放规则和序列生成方式,采用三种邻域,利用邻域操作控制集装箱数量限制,采用惩罚函数处理集装箱重量约束和重心约束。介绍了算法的原理,给出了具有代表性算例实验结果并且进行了分析。实验结果表明了提出的禁忌算法对优化多箱型三维装箱问题的有效性。     

一种多链式结构的3D-SIC过硅通孔（TSV）容错方案

三维（3-Dimensional,3D）电路由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究,而硅通孔（Through Silicon Via,TSV）技术是三维电路中互联上下层不同模块的主要方法之一。然而由于制造工艺水平的限制,在芯片制作完成后会出现一些失效TSV,这些失效TSV会导致由其互联的模块失效甚至整个芯片的失效。提出了一种多链式的硅通孔容错方案,通过将多个TSV划分为一个TSV链,多个TSV链复用冗余TSV的方法修复失效TSV。通过相关实验显示,该方案在整体修复率达到90%以上的情况下可以较大地减少冗余TSV增加的个数和面积开销。     

An improved particle swarm optimization algorithm for flowshop scheduling problem

The flowshop scheduling problem has been widely studied and many techniques have been applied to it, but few algorithms based on particle swarm optimization (PSO) have been proposed to solve it. In this paper, an improved PSO algorithm (IPSO) based on the “alldifferent” constraint is proposed to solve the flow shop scheduling problem with the objective of minimizing makespan. It combines the particle swarm optimization algorithm with genetic operators together effectively. When a particle is going to stagnate, the mutation operator is used to search its neighborhood. The proposed algorithm is tested on different scale benchmarks and compared with the recently proposed efficient algorithms. The results show that the proposed IPSO algorithm is more effective and better than the other compared algorithms. It can be used to solve large scale flow shop scheduling problem effectively.     

A new test scheduling algorithm based on Networks-on-Chip as Test Access Mechanisms

Networks-on-Chip (NoCs) can be used for test data transportation during manufacturing tests. On one hand, NoC can avoid dedicated Test Access Mechanisms (TAMs), reducing long global wires, and potentially simplifying the layout. On the other hand, (a) it is not known how much wiring is saved by reusing NoCs as TAMs, (b) the impact of reuse-based approaches on test time is not clear, and (c) a computer aided test tool must be able to support different types of NoC designs. This paper presents a test environment where the designer can quickly evaluate wiring and test time for different test architectures. Moreover, this paper presents a new test scheduling algorithm for NoC TAMs which does not require any NoC timing detail and it can easily model NoCs of different topologies. The experimental results evaluate the proposed algorithm for NoC TAMs with an exiting algorithm for dedicated TAMs. The results demonstrate that, on average, 24% (up to 58%) of the total global wires can be eliminated if dedicated TAMs are not used. Considering the reduced amount of dedicated test resources with NoC TAM, the test time of NoC TAM is only, on average, 3.88% longer compared to dedicated TAMs.     

基于云多目标微粒群算法的多项目调度方法

针对多技能员工受限的多项目调度问题的特点,建立了以项目群的总工期及总费用最小为目标的调度模型;将云模型嵌入到基于Pareto的向量评价微粒群算法（VEPSO-BP）中,提出了一种新的云多目标微粒群算法（CMOPSO）;该算法结合任务分配矩阵及开工时间设计了微粒编码,能根据微粒适应度自动调整惯性因子;结合软件研发实例测试了CMOPSO的性能,与VEPSO-BP进行了对比;实验结果表明CMOPSO能取得更为丰富且优化效果更好的Pareto非支配解。     

复用NoC测试SoC内嵌IP芯核的测试规划研究

测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台,用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。     

一种基于IEEE 802.16j网络的带宽调度方案*

针对IEEE 802.16j网络,提出了一种上行业务的动态联合带宽资源调度方案。根据该网络系统树状拓扑结构,在基站BS和中继站RS间采用分级分布式资源调度体制,从而既保障了业务的带宽需求,又提升了上行带宽利用率,同时还提出了针对不同类型业务采用不同的调度算法,改善了调度的公平合理性。仿真结果表明,提出的动态联合调度方案相比严格优先级调度更具灵活性,能够在兼顾用户速率公平的条件下有效地保证各种服务的QoS要求,同时也可获得较高的带宽资源利用率。     

一种解决访存调度问题的改进蚁群优化算法

存储器的访问调度策略是复杂的,不仅仅要考虑具体的电路时序参数,还有访存节拍数。在分析DRAM的特点以及访存调度策略的基础上,考虑DDR3时序规范,提出一种改进的蚁群优化访问调度策略。采用不同的trace作为测试,同贪婪式调度算法作比较,该算法可以有效降低平均总延迟、提高带宽利用率。     

一类求解订单分配和排序问题的集成优化算法

研究大规模订单分配和排序问题.从整体的角度协同优化多工厂供应链排序中的订单分配、生产调度和分批运输调度3个阶段;以总订货提前期与总成本的加权和最小化为目标,建立了问题的数学模型;基于解的最优化条件,设计了禁忌搜索算法与动态规划方法相结合的集成优化算法;在算法中设计了自适应选择机制,以提高算法的搜索效率.数值实验结果验证了采用所提出的集成优化算法求解规模较大问题的有效性.