一种用于高速数据采集的SDRAM控制器

同步动态随机存储器(SDRAM)在数据存储领域得到广泛的应用。针对一项基于PCI总线的高速数据采集系统提出了一种基于FPGA的SDRAM控制器的实现方法,FPGA中采用模块化设计方法。详细介绍了SDRAM控制器的组成结构和各模块功能,重点解决了SDRAM的刷新控制和空满检测问题,并对其进行了仿真验证,给出了全页读写模式下SDRAM的仿真时序图。仿真结果表明,SDRAM控制器实现了对SDRAM的读写操作,满足器件时序要求,完成了高速数据的大容量存储。     

基于AMBA-AHB总线的SDRAM控制器设计

为了在嵌入式系统设计中实现对SDRAM存储器的访问,提出了一种基于AMBA-AHB总线规范的SDRAM控制器设计方案。首先简要介绍了AMBA总线规范,然后在完成整个存储控制器的整体框架设计的基础上给出了SDRAM控制器的实现原理以及详细的子模块划分。整个控制器的设计已用Verilog HDL语言实现并通过了Modelsim仿真和FPGA验证。仿真结果表明所设计的控制器符合SDRAM内部指令操作,并且满足了严格的时序要求。     

用于HDTV视频解码器的高性能SDRAM控制器

该文提出了一种适用于HDTV视频解码器的高性能SDRAM控制器。通过为SDRAM控制器设置多个端口并集成仲裁功能,该SDRAM控制器可以取代传统的总线＋DMA结构,为解码器中的功能单元有效地分配存储器的带宽资源。该文提出的SDRAM控制器内建流水线式的地址和数据路径,配合SDRAM本身流水处理指令的特性,能够无延时地处理各个端口上的存储器访问请求,从而降低了对片上缓存的需求。仿真综合结果表明,该文设计的SDRAM控制器满足HDTV解码的性能要求,且与总线＋DMA结构相比,片上缓存容量减少了约70%。     

一种用刷新技术实现SRAM抗SEU错误累积的方法

为了防止空间应用SRAM出现SEU错误累积,提出了一种优化的读→校验→回写刷新机制.该机制实时监测处理器状态,当处理器对外部主存进行读操作时,由存储器控制器自主地(即不需处理器干预)对读操作的存储单元进行刷新操作;当处理器进行访问外部主存以外的其他操作时,由存储器控制器自主的对所有的存储单元进行遍历式刷新操作,该机制可以避免长时间未被读的存储单元发生SEU错误的累积,保证SRAM单元中发生错误的比特位数小于校验码的纠检错能力.最后,通过向SRAM随机注错的方法对本机制的存储器控制器进行验证,结果表明存储器控制器满足设计要求.     

高清视频解码中SDRAM控制器的实现

介绍SDRAM在HDTV（1920x1080）视频解码中的应用,提出了在HDTV视频解码系统中实现多模块共享存储单元的高效SDRAM控制器。通过优化控制器的状态机,读写地址合理映射,最终实现高速高效地完成实时视频解码。     

基于FPGA的多路数据实时捕获实现

文中主要介绍了一种以SDRAM为存储器的,同时实现多路实时捕获模块的设计方法。在本设计中,根据SDRAM的工作原理,采用FIFO对多路前级数据进行实时缓存,然后通过FPGA内部的SDRAM控制器对SDRAM进行分时多路存储的方法,实现了在一片SDRAM中多路数据的同时捕获,并给出了具体实现过程。通过在经过仿真验证和硬件平台的实践验证更进一步证明了方法的可行性。     

基于FPGA的视频帧同步机的设计

描述了一种可以支持实时数据流处理的帧同步方法.该方法用SDRAM做帧存储器,存放一帧视频数据,用FPGA实现数字视频解串、串化、帧同步逻辑控制以及SDRAM控制器等功能,用同步器连接异步模块的方法解决异步时钟域信号传输问题.该设计方法可完成标清数字视频的帧同步功能.     

基于FPGA的高速大容量异步FIFO的实现

为了实现测试光纤陀螺仪的大量的数据采集,提出了一种基于FPGA的高速大容量异步FIFO控制器的实现方法,分析了所用SDRAM的特点和工作流程,设计出了实现这种控制器的方法。最后给出了SDRAM控制器的写数据仿真结果图。此设计基本满足了测试光纤陀螺仪数据采集和数据存储的要求。设计中采用SDRAM作为FIFO缓冲器,利用FPGA实现对SDRAM的控制。这种方法通用性好且成本低,可以应用在任何一种有大容量数据缓冲要求的系统中。     

基于FPGA的高可靠性SDRAM控制器设计与实现

为了实现空间电磁环境中数据缓存,提出了一种采用FPGA设计具有高可靠性的SDRAM控制器方案.该控制器采用自顶向下的模块化设计,包括顶层控制和底层驱动两层状态机,并且通过上电自校验和关键控制模块三模冗余提高其可靠性.在此基础上,完成了控制器的FPGA硬件实现和测试.测试结果表明,该设计方案具有很高可靠性和可移植性,对应...     

高速图像存储系统中SDRAM控制器的实现

SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值。但由于SDRAM的结构和SRAM不同,其控制比较复杂。文章详细介绍了SDRAM存储器的结构、接口信号和操作方法,以及SDRAM控制器的设计方法。结合实际系统,设计给出了使用FPGA实现SDRAM控制器的硬件接口,在Altera公司的主流FPGA芯片EP1C6Q240C8上,通过增加流水级数和将输出触发器布置在IO单元中,该控制器可达到185MHz的频率。     

基于FPGA的SDRAM控制器设计与实现

针对SDRAM(Synchronous Dynamic Random Access Memory)在缓存图像数据时时序的控制比较复杂的问题,在研究SDRAM的特点和原理的基础上,提出了一种基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)为核心的SDRAM控制器的设计方案。采用分模块的思想,把SDRAM的控制分成不同的功能模块,各模块之间通过信号状态线相互关联,并且相关模块利用状态机来控制整个时序的过程。另外,为了提高SDRAM的缓存速度,选择了SDRAM工作在页突发操作模式下,使SDRAM的读写速度有了大幅的提升。整个控制系统经过仿真和在线逻辑分析仪验证表明:控制器能准确地对SDRAM进行读写控制,稳定可靠,可应用于不同的高速缓存系统。     

基于FPGA的实时图像采集与预处理

设计了一种以FPGA作为核心器件的视频图像的采集和预处理系统,采用Verilog硬件描述语言具体设计并实现了系统中的视频输入和输出模块、图像存储控制模块(SDRAM控制器)、图像中值滤波处理模块等模块,分别介绍了各个模块的工作原理,以及模块之间的数据传输顺序。在此基础上,采用QuartusII 8.1自带的SignalTapII逻辑分析仪对各个模块的运行结果进行观测和分析,经过反复调试,最终实现了各个模块的功能,为在DSP中进一步实现图像拼接、图像目标检测等复杂算法提供了预处理后的图像数据。     

智能给水控制器设计

设计出一种基于C8051F410单片机的多功能智能给水控制器,并详细介绍了系统的软硬件设计。该控制器的硬件由数据采集、人机接口、电机控制和电源等模块组成,利用单片机的ADC模块采集管道压力,同时疆制ADC模块的输出,以改变泵的运转速率,从而维持水压的动态稳定。其中,恒压控制算法采用先进的数字PID控制理论,有机地融合了变频调速技术和单片机技术。该系统能够满足一个小区或一栋高楼居民对供水的需求,且具有高性能、高可靠性、低成本、低能耗等特点。     

基于FPGA的SDRAM控制器的设计和实现

为扩展TS-101处理器的外部SDRAM存储空间,提出一种基于FPGA的SDRAM控制器的实现方法。分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图以及SDRAM存储板的性能参数。FPGA中采用了模块化设计方式,该设计将TS-101处理器的外部SDRAM存储空间扩展至512Mbyte。     

SDRAM在大视场TDICCD空间相机中的应用

该文针对大视场空间相机中需要缓存的图像数据量大的问题,对高速大容量存储器SDRAM控制技术进行了研究。首先,说明了大视场空间相机中图像数据缓存的需要,根据CCD图像数据和图像缓存工作特点,提出了基于行使能和刷新操作驱动和基于仲裁策略的SDRAM控制器。然后,为了提高图像数据缓存可靠性,针对缓存小数据量场合,提出了(6,8)纠错算法,针对缓存大数据场合提出了RS(143,127)和RS(142,126)码纠错算法。最后,在XX-X空间多光谱相机样机的成像系统上进行了试验验证。实验结果表明:两种控制器工作频率能够达到131 MHz,正常工作时,行使能驱动控制器存取速度达到127.08 MBps,仲裁策略控制器存取速度达到139.788 MBps,两种纠错算法在507 B/row内可以纠正32 b错误。基本满足空间相机中的稳定可靠、高效率的缓存图像数据要求。     

高效能,低功耗DDR2控制器的硬件实现

随着SoC芯片内部总线带宽的需求增加,内存控制器的吞吐性能受到诸多挑战。针对提升带宽性能的问题,可以从两个方面考虑,一个办法是将内存控制器直接跟芯片内部几个主要占用带宽的模块连接,还要能够对多个通道进行智能仲裁,让他们的沟通不必经过内部的AMBA总线,甚至设计者可以利用高效能的AXI总线来加快SoC的模块之间的数据传输。另一个办法就是分析DDR2SDRAM的特性后设计出带有命令调度能力的控制器来减少读写次数,自然就能够降低SoC芯片的功耗,为了节能的考虑还要设计自动省电机制。本文为研究DDR2SDRAM控制器性能的提升提供良好的思路。     

基于EPM1240的SDRAM控制器的设计

SDRAM的读写逻辑复杂,最高时钟频率达100 MHz以上,普通单片机无法实现复杂的SDRAM控制操作。复杂可编程逻辑器件CPLD具有编程方便,集成度高,速度快,价格低等优点。因此选用CPLD设计SDRAM接口控制模块,简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口,可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM,增加系统的存储空间。     

基于FPGA的DDR3 SDRAM控制器设计及实现

DDR3 SDRAM是第三代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。文中介绍了DDR3的特点和操作原理,以及利用MIG软件工具在Virtex-6系列FPGA中实现DDR3 SDRAM控制器的设计方法,并进行硬件测试。验证了DDS3控制器的可行性,其工作稳定、占用资源少、可植性强等。     

一种适用于MCU的SDRAM控制器的实现方法

介绍了同步动态存储器SDRAM的特点、操作原理，提出了一种对于MCU等微控制器有着友好接口的SDRAM控制器的实现方法，使得不带SDRAM控制器的微处理器可以方便地实现对于SDRAM的控制。