用于微机械陀螺表头信号采集的∑-Δ ADC设计与实现

为实现微机械陀螺表头信号的高精度采集,采用基于过采样原理的∑-Δ模数转换器(ADC)作为模数信号转换单元是一种新的选择。为此设计了一种二阶带通连续时间的∑-ΔADC,该∑-ΔADC由二阶带通连续时间∑-Δ调制器和数字抽取滤波器组成。其中数字抽取滤波器通过两级抽取滤波实现,第一级是梳状滤波器(CIC),第二级是有限冲击响应(FIR)补偿滤波器。通过Matlab/Simulink建模仿真和电路实验验证了所设计的∑-ΔADC能对简化的微机械陀螺表头信号进行有效采集,仿真得到带内信噪比约为104dB;经电路实验测得带内信噪比约为87dB。     

∑-△模数转换器基本原理及应用(2)

实际上,模拟滤波器对输入信号具有低通滤波作用,而对噪声分量具有高通滤波作用,因此可将调制器的模拟滤波器的作用看作一种噪声整形滤波器,整形后的量化噪声分布见图7(a)。正如一般的模拟滤波器,滤波器的阶数越高其滤波性能越好。因此高阶∑-△调制器得到广泛应用,图8是二阶∑-△ADC原理框图。图9给出了∑-△调制器的信噪比与阶数和过采样倍率之间的关系,其中SNR为信噪比,K为过采样倍率。例如,当K=64,一个理想的二阶系统的信噪比大约80dB,分辨率大约相当于13位的ADC。     

Sigma-Delta ADC数字抽取滤波器的设计和实现

数字抽取滤波器是Sigma-Delta(Σ-Δ)模数转换器(ADC)的重要组成部分,它负责撞鄄驻调制器输出信号的滤波和抽取。文中设计的数字抽取滤波器由级联积分梳状(CIC)滤波器、CIC补偿滤波器和半带滤波器组成。首先,介绍Σ-Δ ADC原理;然后,讨论数字抽取滤波器的原理及实现;接着,分别从MATLAB和Verilog实现验证抽取滤波器的功能;最后,通过测试实际芯片验证数字抽取滤波器的功能和性能,满足设计要求。     

一种宽带多模数字抽取滤波器

提出了一种应用于连续时间Σ-Δ ADC的多模数字抽取滤波器。通过采用不同类型滤波器级联结构,合理分配不同级间下采样因子,有效降低了电路复杂度、面积和功耗。通过级间滤波器相互配合,实现了该滤波器的多带宽、多模式功能。基于65 nm CMOS工艺进行后端设计,仿真结果表明,该多模抽取滤波器的工作带宽为20~50 MHz,当工作带宽为20 MHz和50 MHz时,有效位数分别为10.64位和10.48位。     

一种0.35 μm CMOS高精度Σ-Δ A/D转换器

提出了一种应用于MEMS压力传感器的高精度Σ-Δ A/D转换器。该电路由Σ-Δ调制器和数字抽取滤波器组成。其中,Σ-Δ调制器采用3阶前馈、单环、单比特量化结构。数字抽取滤波器由级联积分梳状(CIC)滤波器、补偿滤波器和半带滤波器(HBF)组成。采用TSMC 0.35 μm CMOS工艺和Matlab模型对电路进行设计与后仿验证。结果表明,该Σ-Δ A/D转换器的过采样比为2 048,信噪比为112.3 dB,精度为18.36 位,带宽为200 Hz,输入采样频率为819.2 kHz,通带波纹系数为±0.01 dB,阻带增益衰减为120 dB,输出动态范围为110.6 dB。     

一种应用于中频数字化接收的连续/离散时间混合结构带通Σ-Δ ADC

设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通Σ-Δ ADC。调制器采用六阶带通多比特量化结构,环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至ADC中心频率f_clk/8。量化器采用3 bit Flash ADC实现。同时,使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于0.18 μm SiGe BiCMOS工艺设计。后仿真结果表明,在3.3 V电源电压下,当采样时钟频率f_clk为18 MHz且过采样率为45时,该Σ-Δ ADC消耗21 mW的功耗,在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。     

24位高精度音频ΣΔDAC

文章介绍了一种应用于高品质音频领域的24位∑Δ数-模转换器（∑ΔDAC）。用两个半带滤波器和一个梳状滤波器来实现64倍的过采样。优化设计选择了多位∑Δ调制器用CT输出级用来实现高信噪比，并降低系统对时钟抖动的敏感度。DWA算法被用来实现数字-模拟接口的线性特性。整个DAC的信噪比达到96dB，动态范围90dB。采用中芯国际0．131μm工艺，整个电路面积为1．5mm^2。     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

一种高精度Σ-ΔA/D转换器的数字滤波器设计

本文设计并实现了一种适用于高精度Σ-ΔADC的低资源数字滤波器。该滤波器采用多级多采样率结构,由级联梳妆滤波器(CIC)、FIR补偿滤波器以及半带滤波器级联组成。此外,为节约资源,采用乘法器时分复用和CSD编码技术,以降低面积和功耗。基于SIMC 0.18um工艺,对电路进行仿真。仿真结果表明,工作频率6.144MHz,带宽20KHz时,可以实现128倍信号抽取,输出信号信噪比可达16位以上。与同类型抽取滤波器相比,本设计具有高精度、低功耗的优点。     

一种高性能Σ-Δ A/D转换器的设计

对于传统的Σ-Δ A/D转换器(ADC),其信噪比(SNR)随输入信号强度的减小而降低.文章根据自适应理论提出了一种自适应Σ-Δ ADC的解决方案及相应的电路实现.该电路设计充分考虑了在电路实现中误差的存在,给出了误差自校正电路.仿真结果表明,这种自适应Σ-Δ ADC的SNR几乎与输入信号的强度无关.     

一种红外焦平面片上模数转换电路的设计

文章介绍了一种基于一阶Sigma-Delta（∑-△）过采样算法的红外焦平面片上模数转换电路的设计。片上模数转换电路是红外焦平面CMOS数字读出电路芯片的关键,需要综合考虑芯片的功耗、面积和速度要求来选择实现算法。文中首先回顾了红外焦平面片上模数转换电路的研究发展,然后阐述了一阶∑-△过采样ADC算法的原理,详细分析了实现算法的一种调制器电路结构和数字抽取滤波器结构,最后给出了一阶∑-△过采样ADC电路的仿真结果,显示精度10位,调制器模拟电路功耗约为15μw,并进行了误差分析。     

水声传感器调理电路设计

由于水下环境极其恶劣且水声传感器输出信号微弱,在传输微弱信号时又常常受到其他信号的干扰而不能直接用于后级采集电路,因此需要对水声传感器的输出信号进行一系列处理。设计一种水声传感器调理电路,主要包括前置放大电路、滤波电路、单端转差分电路。该电路采用了低功耗、极低噪声、超低偏置电流的高速仪表放大器AD8421和低功耗、低噪声、低偏置电流的运算放大器AD8022,其中滤波电路由四阶有源SK高通滤波器与二阶有源MFB低通滤波器级联构成。仿真和测试结果表明,该电路可实现固定增益为20 dB,较宽的通频带100 Hz～500 kHz,截止频率处的衰减小于1 dB,短路等效输入噪声不大于2μVrms。该电路的噪声性能较一般信号调理电路更优异且电路结构更简单,可以灵活运用于微弱信号的采集和处理。     

电压模式通用双二阶滤波器的新实现

本文提出了采用第二代电流传送器CC Ⅱ+/-构成的电压模式三输入、单输出多功能通用双二阶滤波电路。此电路通过选择不同的输入信号,可输出端得到电压模式二阶低通、高通、带通、陷波和全通五种滤波功能。每种滤波功能的滤波器的固有角频率ωp和品质因素Qp可实现正交调节,所有滤波器都具有低的无源灵敏度,计算机仿真结果表明了通用滤波器电路的正确性和可行性。     

一种低功耗64倍降采样多级数字抽取滤波器设计

经典多级结构的数字抽取滤波器占用系统大量的功耗与面积资源,文章设计的改进型64倍降采样数字抽取滤波器采用由级联积分梳状滤波器、补偿FIR滤波器和半带滤波器组成,在保持Σ-ΔADC转换精度的约束下,实现了最大程度降低系统功耗与面积的设计目标。在多级级联积分梳状(CIC)滤波器的设计中,充分运用置换原则以优化各级级数并采用非递归结构实现方式,同时将多相结构运用到补偿滤波器与半带滤波器中,获得电路功耗与面积的明显降低。将Σ-Δ调制器输出信号作为测试激励,通过Matlab系统仿真、FPGA验证与FFT信号分析,得到的输出数据信噪比达到15bit有效位数精度,且系统速度满足要求。     

高带宽三路三选一视频开关

欧胜微电子日前发布了两款具有录音功能的新器件，欧胜WM8950和WM8951提供高度集成的麦克风支持方案，特点是具有低功耗、体积小以及在3．3V时信噪比为90dB的音频性能。欧胜WM8950单声道模数转换器同时支持差分和单端麦克风，同时带有的麦克风前级放大器减少了外部器件数量。其关键功能包括可与数字抽取滤波器一起使用的高级∑-△（Sigma Delta）转换器，在采样率范围为8kHz-48kHz时提供高质量音频。附加的滤波选项包括一个用于风噪抑制和外来噪声抑制的可编程高通滤波器，一个可编程无限脉冲响应（IIR）滤波器和一个在模数转换器（ADC）路径中带有噪音门的高级可编程自动电平控制（ALC）。WM8950还支持A律（A-law）和μ律（μ-law）无线连接中压缩后的数据数率压缩／扩展，以及一个可以支持更大范围时钟率的集成锁相环。     

采用单个四端浮地零器的电压模式滤波器

文中提出了电压模式单ＦＴＦＮ滤波器新通用电路结构，它能实现二阶低通、高通、带通、全通（陷波）和一阶低通、高通、全通滤波功能。给出了二阶带通和一阶低通的ＰＳＰＩＣＥ仿真频响，进一步证实了理论分析的正确性，各滤波电路的增益与极点角频率（或品质因素）独立可调，且有低的无源灵敏度。     

0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计

采用标准0.18μm CMOS工艺,设计了一种应用于UHF RFIDΣ-Δ模数转换器的数字抽取滤波器,并完成其前后仿真、逻辑综合、布局布线及版图实现等全流程.该滤波器主要实现滤波和降采样功能,由梳状滤波器、补偿滤波器和半带滤波器级联组成.合理选择各级滤波器的结构、阶数并采用规范符号编码(CSD)对其系数进行优化.仿真结果表明:采样频率为64MHz,过采样率为32的二阶Σ-Δ调制器的输出1位码流经过该滤波器滤波后,信噪比达到53.8dB;在1.8V工作电压下,功耗约为15mW.版图尺寸0.45mm×0.45mm,能够满足RFID中模数转换器的要求.     

一种新的CCCII双二阶滤波器的实现

提出了一种连续时间电压模式CCCII双二阶滤波电路。通过适当选取输入电压,可实现二阶低通、带通、高通、带阻和全通5种滤波功能。对电路进行了PSPICE仿真,仿真结果表明该电路正确可行。     

一种用于过采样Σ-Δ A/D转换器的抽取滤波器

采用0.8 μm CMOS工艺,实现了一种用于过采样Σ-Δ A/D转换器的数字抽取滤波器.该滤波器采用多级结构,梳状滤波器作为首级,用最佳一致逼近算法设计的FIR滤波器作为末级,并通过位串行算法硬件实现.芯片测试表明,该滤波器对128倍过采样率、2阶Σ-Δ调制器的输出码流进行处理得到的信噪比为75 dB.