基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max＋P1usⅡ可编程逻辑器件开发系统。本文采用自顶向下的设计方法，对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计，其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件（FPGA）芯片上。该方法改变了以往数字电路小规模多器件组合的设计，而且设计周期短，内部电路模块具有可移植等特点。与用其他方法做成的频率计相比，其体积更小、性能更可靠。     

电子密码锁的EDA设计与实现

以现场可编程逻辑器件（FPGA）为设计载体,以硬件描述语言（VHDL）为主要表达方式,以QuartusⅡ开发软件和GW48EDA开发系统为设计工具,给出了一种电子密码锁的设计方案。同时阐述了电子密码锁的工作原理和软硬件实现方法,最后对该电子密码锁进行了时序仿真和硬件验证。     

基于FPGA的四位电子密码锁设计与实现

针对于传统密码锁安全性能低及可靠性差等问题,立足于芯片中数据存储的保密性,运用EDA技术自顶向下的设计方法,提出了基于FPGA的四位电子密码锁的设计与实现方法,所设计的四位电子密码锁具有解锁、密码修改、报警提示及液晶显示功能。设计分析与仿真结果表明,基于FPGA所设计的四位电子密码锁保密性更高、灵活性更好,使得数据存储的整体可靠性增强,为提高数据的保密性提供了新的解决方案。     

一种用VHDL语言设计的数字密码锁

为了进一步减少现有数字密码锁系统的规模，提高其性能的灵活性，本文利用EDA技术，用VHDL语言．在MAx PLUSⅡ环境下，设计了一种新型的数字密码锁，它体积小、功耗低、价格便宜、安全可靠，维护和升级都十分方便，具有较好的应用前景。     

基于MAX＋PLUSⅡ软件平台设计简易数字频率计

用标准计数器设计4位数字频率计使用器件多,电路复杂,CPLD（复杂可编程逻辑器件）和EDA（电子设计自动化）技术已经代替传统的设计方法,逐渐成为电子系统设计者的主要设计手段。文中采用自顶向下的方法在一片CPLD芯片上实现4位简易数字频率计。详细给出了CPLD内部基于MAX＋PLUSⅡ开发软件,利用VHDL硬件描述语言和原理图的输入方式来实现电路的具体过程,以及外围被测信号限幅整形电路和时基信号产生电路原理图,电路简单且便于修改,经实际电路测试,该系统性能稳定,EDA技术使数字系统的设计进入一个更新、更快的发展阶段。     

用FPGA的电子密码锁

基于FPGA的数字密码锁,采用VHDL语言使用自上而下的方法对系统进行了描述,并在FLEX10K10LC84-4上实现。设计充分利用了FPGA可编程逻辑器件的资源可编程的特性,高效率设计出能满足特定要求的电子密码锁电路,并借助先进的VHDL综合工具synplify提高资源利用率。     

开发软件ISP在现代数字电路设计中的应用

电子设计自动化(EDA)技术为现代数字电路的设计提供了一个有力的工具.本文通过数字密码锁这一实例,详细介绍了开发软件ISP在现代数字电路设计中的使用方法.     

多功能电子密码锁的VHDL设计

利用EDA技术,在可编程逻辑器件CPLD上实现了一种多功能电子密码锁。为弥补传统密码锁的不足,进一步提高可靠性,该系统中所有数据的存储、运算都完全由硬件实现。利用VHDL语言对电路进行行为描述,QuartusⅡ软件中的EDA工具进行仿真及下载。整个设计过程采用自顶向下方案,设计效率高,开发成本低。采用了MAXⅡ系列的CPLD作为硬件核心,其功耗低,逻辑执行速度远高于单片机,在安防行业中有较强的市场竞争力。     

轻松实现数字系统设计 ISP芯片开发可编程数字频率计

数字频率计是直接利用十进制数字来显示被测信号频率的一种测量装置,它可测量正弦波、三角波、矩形波等信号的频率.传统的设计是采用标准的逻辑器件和其他元件自上而下组成的数字系统,这种数字系统所用的元件数量多、体积大、功耗高、可靠性差.本文采用自上向下的设计方法,选用Lattice的在系统可编程逻辑器件ispLS11016,说明在系统可编程逻辑器件实现数字系统的设计方法.     

一种基于FPGA的逻辑分析仪触发电路的设计

介绍数字逻辑分析仪触发电路的工作原理，讨论了EDA技术实现触发电路设计的方法，同时给出了总的时序仿真图和部分电路的程序设计。