基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex誖-6 FPGA中进行了设计实现,实验结果表明系统故障修复时间和可靠性得到显著提高。     

具备重构能力的三模冗余器载计算机研究

器载计算机是航天器电气系统的重要组成部分,需要冗余技术来满足其高可靠性运行要求。为了保证航天器上计算机在出现异常故障时仍能正常工作,对传统三模容错结构、具有降级功能的三模容余结构的体系结构、算法原理、关键技术等内容进行了研究。综合使用多种检测机制确保可靠锁定故障机,基于故障机无法修复时再逐步降级使用的策略,以正常工作的当班机为基础,通过故障机在每个流程的开始读取刷新后的当班机指针和重要状态参数并在流程的结束向当班机发送同步请求的方式,提出了一种具备重构能力的三模冗余器载计算机设计方案,设计了三模冗余重构流程,使故障机具备自修复的能力。实践表明,该重构方法能有效地提高器载计算机系统的可靠性,对高可靠器载计算机设计与实现具有较好的工程参考意义。     

基于进化硬件的自修复TMR系统设计及其可靠性分析

将进化硬件与传统TMR容错设计思想相结合,提出了一种具有在线自修复功能的自修复TMR系统设计方法。该系统具有多重容错和修复机制:总体采用TMR,可自动检测到故障模块;系统中每个模块均采用组件备份法,可通过组件切换法快速修复模块故障;而模块中每个组件也可通过进化进行修复。因而具有更强的容错能力和更高的可靠性。以具有片内三模冗余的2 bit乘法器为例进行了验证。最后,给出了该系统的可靠性模型,推出了可靠性计算公式,从理论上对该系统的可靠性进行了分析。结果表明:该系统能有效修复stuck-at故障,具有更长的使用寿命和更高的可靠性。     

交替互补定位器及其用于双模比较冗余结构的差错定位

双模比较冗余结构是一种广泛应用的低成本容错结构。当两个冗余模块之一发生故障时,比较器将给出差错检测指示输出,该输出既可以按中断信号形式通知系统作出相应的差错处理,也可以按硬件信号形式直接用于终止系统工作或启动重构,目的是防止故障冗余结构给出错误输出,或者确保系统能够提供连续的服务。这种冗余结构的缺点是比较器不能确切指明故障模块,并因此而需要较大的时间开销来完成系统重构和恢复操作。为解决这一问题,提出了一种具有并发输出差错定位功能的双重比较冗余结构。其中单个冗余模块的输出是一个交替矢量,两个冗余模块的输出形成了一个交替互补矢量,该矢量送入一个交替互补定位器。在正常输入情况下,根据定位器的输出就可以确定冗余系统是无差错的、还是冗余模块或定位顺本身存在故障。交替互补定位器由D型触发器和通用门电路构成,它被证明为是一个完全故障定位的定位器。由于所提出的双模比较冗余结构是基于时间冗余原理工作的,因此它适用于对速度要求并不是非常苛刻的容错系统。     

基于微包协议的三模冗余容错计算机无缝重构算法

提出了一种基于微包传输协议的系统重构算法,制定了系统重构命令协议,设计了关键数据区的一致性管理算法.不需增加额外的硬件资源和系统开销,利用三机之间的数据交换通道,即可实现三模冗余容错计算机的无缝重构,保证系统在故障恢复重构时工作的连续性.同时,完善的重构命令协议使得重构软件的开发可以采用面向对象思想构成标准化的中间件,具有很强的扩展能力,为构建标准化嵌入式三模冗余容错计算机内核奠定了良好的技术基础.     

高性能容错处理核心的研究

本文提出了以三模冗余表决为基础构造容错处理核心的方案。三个ＣＰＵ模块采取松散同步的形式,只有在发生总线操作时才进行同步表决。在处理核心中采用了两级故障检测机制,以三模表决器作为第一级来保证处理核心有足够高的故障覆盖率;以ＣＰＵＡ模块的自检作为第二级来弥补表决器发现故障延迟的不足,缩短故障的潜伏时间。在表决器的设计中采取了表决器旁路及先编码、后表决的方法。先用编码的方式提取需要表决的数据的特征,然后     

多模冗余可重构计算机可靠性研究

为了以最小代价提高多模可重构计算机的可靠性,需要结合系统体积功耗等因素,对不同计算机体系结构的可靠性进行评估;首先,针对三模冗余、三热一冷以及四模热备这几种不同冗余可重构计算机体系结构,给出了他们的故障状态转移图;其次,运用马尔可夫模型理论,对这些计算机结构进行可靠性建模;第三,根据上述3种系统的可靠性模型,在考虑失效率和维修率两个参数对系统可靠性影响的情况下,对各结构的可靠性指标进行了评价;结果表明,三热一冷的可靠性大于三模冗余,而小于四模热备;但综合考虑系统的可靠度、体积、功耗等因素后,在这几种形式的表决系统中,三热一冷是最优的;同时,设计完善的三模可重构系统可靠度会比一个设计不合理的四模可重构系统要高。     

二模冗余MIPS处理器的设计与实现

基于二模冗余技术和FPGA动态部分可重构技术设计了一种二模冗余MIPS处理器。处理器可以在不中断系统运行的同时,使用动态可重构技术修复系统故障;通过对系统内部重要模块设置冗余逻辑,保证了系统的稳定性。这两种技术的使用使得本处理器与其他处理器相比具有更高的可靠性和更长的寿命。处理器系统在Xilinx公司XC5VLX110T开发板的上板测试结果表明,此处理器能正常运行。     

基于信号重构的可重构机械臂主动分散容错控制

针对可重构机械臂系统传感器故障,提出一种基于信号重构的主动分散容错控制方法. 基于可重构机械臂系统模块化属性,采用自适应模糊分散控制系统实现正常工作模式时模块关节的轨迹跟踪控制. 当在线检测出位置或速度传感器故障时,分别采用数值积分器或微分跟踪器重构相应信号,并以之代替故障信号进行反馈实现系统的主动容错控制. 此方法充分利用了冗余信息,避免了故障关节控制性能的下降对其他关节的影响. 数值仿真结果验证了所提出容错控制方法的有效性.     

双模冗余-比较系统与三模冗余系统的性能比较

研究了双模冗余-比较系统和三模冗余系统的工作原理,对各系统的工作状态进行了详细分析。利用马尔可夫过程进行分析,对不同维修率和故障检测覆盖率对系统可靠度和安全度的影响运用MATLAB进行了仿真计算。对比研究表明,如果故障检测覆盖率较高,且维修率大于0.0001时,三模冗余结构优于双模冗余—比较结构,其他情况下,则双模冗余—比较结构优于三模冗余结构。     

基于JBits的一种可重构数据处理系统可靠性研究

空间太阳望远镜(SST)是一颗对太阳进行观测的科学卫星,它使用FPGA芯片对每天采集的大量数据进行预处理.高昂的建造费用和恶劣的工作环境,确保SST数据的高可靠性成为一项艰巨任务.改进了常规TMR结构,提出一种基于配置数据的可重构硬件故障检测和修复方法,使用JBits工具简化对配置数据的各种操作.此结构和方法能及时检测到故障,通过硬件重构消除故障,提高系统可靠性.采用Markov过程理论对系统可靠性进行分析,结果表明可靠性可得到显著提高.     

A novel tool-flow for zero-overhead cross-domain error resilient partially reconfigurable X-TMR for SRAM-based FPGAs

Triple Modular Redundancy is a widely used fault-tolerance methodology for highly-reliable electronic systems mapped on SRAM-based FPGAs. However, the state-of-the-art TMR techniques are unable to effectively deal with cross-domain errors and increased scrubbing time due to growing size of configuration memory. In order to deal with the aforementioned problems, this work proposes a TMR architecture that exploits the fracturable nature of Look Up Tables for simultaneously mapping of majority-voting and error detection at the granularity of TMR domains. An associated CAD flow is developed for partial reconfiguration of TMR domains incorporating changes to the technology mapping, placement and bitstream generation phases. Our results demonstrate that we can achieve significant reduction in repairing times along with better resilience to cross-domain errors with zero hardware overhead compared to the existing TMR methodologies.     

三模冗余系统的可靠性与安全性分析

轨道交通运行控制系统对安全计算机平台的可靠性及安全性要求很高。为此,采用马尔可夫模型,在考虑故障检测率、维修率及共模故障影响的情况下,通过Matlab仿真分析故障检测率及维修率对安全计算机平台可靠性与安全性的影响。结果表明,基于三模冗余的安全计算机平台具有较高的可靠性和安全性。     

一种多模冗余结构存储器系统的容错设计研究

某型飞机代码转换器存储器用于存储ARINC419总线数据的地址,针对存储器数据易丢失影响数据传输的故障,提出了采用多模冗余结构的存储器系统容错设计方案;首先研究了三模冗余结构的可靠性,分析了存储器采用冗余结构设计的可行性,在此基础上,给出了多模冗余结构存储器实现方法和逻辑电路,并对其容错性进行了分析;实际工程应用表明,采用多模冗余结构存储器设计提高了国产化代码转换器的可靠性,降低了该设备的故障率。     

基于FPGA的多传感器融合单元的设计研究

面向空间探测应用的电子系统设计对有效载荷温度采集值的可信度要求较高.首先分析了常用的静态TMR(TripleModular Redundancy)模型的特点,并提出了一种改进方法;简要描述了传感变送部分电路设计,并着重阐述了基于FPGA的数据采集和表决模块的硬件实现;最后结合测试数据证明了该数据融合单元设计实现的合理性和可靠性.     

高可靠8051中系统管理单元的设计与实现

微处理器的应用领域越来越广泛。由于应用环境的复杂,微处理器面临的各种干扰日益严重,从而对它的可靠性要求越来越高。针对微处理器最常见的故障源--单粒子翻转效应,本文分析了常用的三模冗余（TMR）技术,并采用了一种新的冗余技术--时空三模冗余技术（ST-TMR）对8051微处理器中的系统管理单元进行加固。最后,对其可靠性进行了测试与分析。     

容错计算机联锁系统

容错计算机联锁系统是使用容错计算机构成的车站计算机联锁系统,其基本思想是：通过TMR的硬件冗余方式,实现系统的高可靠性和高安全性.该文将介绍我国两种典型的容错计算机联锁系统(TYJL&TR9、DS6&20型),并对其可靠性和安全性进行定量的分析.     

基于TMR-EHW的高可靠性电机控制系统

为提高恶劣环境中控制系统的可靠性,将三模块冗余（TMR）容错与演化硬件（EHW）自修复相结合,实现基于TMR—EHW结构的现场可编程门阵列电机控制系统。该系统利用TMR快速发现和定位故障,屏蔽出错模块并保持容错运行,利用EHW进行自修复,使出错模块恢复正常工作,系统可靠性得到提高。     

基于FPGA的双机容错仲裁器研究与设计

仲裁器是双机容错系统的关键部分。本文首先分析仲裁器的功能结构,分析双机系统的故障类型和检测方法,然后在FPGA芯片上,采用片内三模冗余技术和少数表决器方法设计仲裁器,并进行部分重配置设计。解决仲裁器的单点故障和故障累积问题,实现高可靠性的仲裁器设计,并设计相关测试方法完成测试工作。     

基于CPLD的控制器冗余设计

冗余技术是控制系统实现高可靠性的有效方法之一。文章给出了一种具有冗余切换功能的嵌入式系统控制器结构,并且详细介绍了冗余切换管理模块的CPLD实现方法,最后,仿真结果和实验验证了该模块的有效性。