共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
5.
6.
7.
8.
9.
介绍数字逻辑分析仪触发电路的工作原理,讨论了EDA技术实现触发电路设计的方法,同时给出了总的时序仿真图和部分电路的程序设计。 相似文献
10.
11.
介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。这种模式主要用于嵌入式软件的测试分析,它不再采用采样的方式来采集数据,而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总线,当程序运行到插桩点时,硬件产生触发,此时才会主动地到总线上将相应数据与对应的具体时间捕获回来,从而实现有效数据的精确捕获。此外,在FPGA内部采用双RAM交替读写的方式来暂存数据,在不中断程序运行的情况下,实现有效数据的长时间实时存取与分析,提高嵌入式软件性能分析的范围和质量。采用FPGA作为实现硬件结构的基本功能器件,提高了工作速度,使整个设计具有集成度高、性能稳定、调试方便等特点。该模块在实际项目中得到了验证,取得了良好的效果。 相似文献
12.
13.
嵌入式逻辑分析仪在FPGA设计中的应用 总被引:9,自引:0,他引:9
设计和验证超高密度FPGA的方法是采用逻辑分析仪、示波器和总线分析仪,通过测试头和连接器把信号送到仪器上。随着FPGA设计复杂度的增加,传统的测试方法受到局限。在FPGA内部嵌入逻辑分析核,构成一种嵌入式逻辑分析仪,对FPGA器件内部所有的信号和节点进行测试,这一方法同样可以达到FPGA开发中硬件调试的要求,并且具有无干扰、便于升级和使用方便等优点。SignalTapⅡ正是这样一种嵌入式逻辑分析仪,本文详细介绍了其在调试FPGA时的具体方法和步骤。 相似文献
14.
15.
本文介绍了时频域及脉冲分析仪触发方式和测量模式的特点,并在此基础上提出了本系统触发模块硬件设计方案,论述了时频域分析仪触发的实现原理和实现方法. 相似文献
16.
<正> 传统的晶闸管触发电路一般由振荡、电压放大、功率推动及脉冲输出变压器四部分组成,需由两种或两种以上电源供电。这种晶闸管触发电路复杂,调试也比较困难。尤其是脉冲变压器这一储能元件会导致脉冲前沿斜度大,使得晶闸管压降上升,功耗增加。 本文介绍的新型晶闸管触发模块——CMK模块能克服传统晶闸管触发电路的不足。它由TTL电平直接驱动,体积小,高可靠性,而且顺应当前模块化和计算机控制的发展趋势。CMK模块的外形如图1所示,其体积为38×30×12mm。它采用标准引脚间距。CMK 相似文献
17.
18.
19.
为合理配置移动智能网资源,文中深入分析了目前GSM移动智能业务在触发方式上存在的主要问题,详细阐述了由于业务触发方式选择不当所造成的网络资源的浪费和可能带来的严重后果。在此基础上,依据GSM移动智能网CAMEL规范,提出区分移动智能用户的方法和针对不同用户、不同业务选择不同业务触发方式的原则,并建议采用复合业务触发方式以弥补单一业务触发方式的不足。 相似文献
20.
提高ARPU值的关键在于业务,而目前移动智能网中存在的多业务触发问题阻碍了智能业务的进一步发展。分析了IN-IN、IN-OSA多业务触发问题,针对现有方案的不足,基于用户归属SCF和业务逻辑分布式部署思想提出了前的解决方案。 相似文献