金属—氧化物—半导体集成电路(四)

七、互补型金属-氧化物-半导体电路互补电路在许多方面都同单极电路不同。较为熟悉的 P 型沟道晶体管是在 N 型硅中扩散P~ 源和漏区。在互补型金属氧化物半导体电路中是以两个串联的晶体管——一个 P 型沟道,另一个 N 型沟道构成基本单元。制作互补型金属氧化物半导体器件虽然也用 N 型硅,但是除了扩散 P 型沟道晶体管的 P~ 源和漏区之外,还必需为 N 型沟道晶体管扩散作为衬底的大 P     

互补型对称金属-氧化物-半导体集成电路

简单回顾一下金属—氧化物—半导体(以下简称“MOS”)绝缘栅场效应晶体管的一些基本特点。这些器件包含扩散在硅衬底上的两个电极(源和漏)。源和漏由有限的空间分离开,所以形成了一个多数载流子传导沟道。金属栅做在沟道之上并与之绝缘。 n型沟道器件一般在漏电源电位(V_(dd))、源和衬底地电位(V_(ss))下工作。如果给栅加上正电位,则在栅极和衬底之间产生一电场。由于电场必须终止在电荷上,电子通过衬底并且随     

MOS场效应晶体管特性与应用

一、MOS场效应晶体管导电机构及原理 MOS场效应晶体管(简称MOS管)是一种新型的半导体器件,图1是 N沟导 MOS管芯结构原理图,即在 P型硅基片上有两个 N~+扩散区,其中一个称源,用S表示,另一个称漏,用 D表示,在 D和 S间的硅片上覆盖了较薄的 SiO_2绝缘层和金属层,并引出一电极,     

4互补金属——氧化物——半导体集成电路

互补金属——氧化物——半导体集成电路(Camplementary Mos Integrated Circuits),它是把P型沟道及N型沟道MOS晶体管制作在同一片子上来构成的电路。单沟道(P型或N型沟道)MOS集成电路多半是使用MOS晶体管作为负载电     

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿(S/D tunneling),采用WKB方法计算载流子源漏隧穿几率,对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟.模拟结果表明当沟道长度为10nm时,源漏隧穿电流在关态电流中占25%,在开态电流中占5%.随着沟道长度进一步减小,源漏隧穿比例进一步增大.因此,模拟必须包括源漏隧穿.     

双极场引晶体管:Ⅲ.短沟道电化电流理论(双MOS栅纯基)

本文描述双极场引晶体管(BiFET)短沟道理论.晶体管分成两个区域,源区和漏区.每区在特定外加端电压下既可为电子或空穴发射区又可为电子或空穴收集区.把两维无缺陷Shockley方程分离为两个以表面势为参变量的一维方程,并运用源区和漏区界面处电子电流和空穴电流连续性,得到在源区和漏区内解析方程.典型BiFET包括薄纯基上两个等同金属氧化物硅(MOS)栅.用图形提供实用硅基和氧化层厚度范围内,随直流电压变化,输出和转移电流和电导总量,电子沟道与空穴沟道分量,和两区电学长度.报道前没考虑沟道缩短的偏差.     

双极场引晶体管:Ⅲ.短沟道电化电流理论(双MOS栅纯基)

本文描述双极场引晶体管(BiFET)短沟道理论.晶体管分成两个区域,源区和漏区.每区在特定外加端电压下既可为电子或空穴发射区又可为电子或空穴收集区.把两维无缺陷Shockley方程分离为两个以表面势为参变量的一维方程,并运用源区和漏区界面处电子电流和空穴电流连续性,得到在源区和漏区内解析方程.典型BiFET包括薄纯基上两个等同金属氧化物硅(MOS)栅.用图形提供实用硅基和氧化层厚度范围内,随直流电压变化,输出和转移电流和电导总量,电子沟道与空穴沟道分量,和两区电学长度.报道前没考虑沟道缩短的偏差.     

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿 (S/ D tunneling) ,采用 WKB方法计算载流子源漏隧穿几率 ,对薄硅层(硅层厚度为 1nm) DG(dual gate) MOSFETs的器件特性进行了模拟 .模拟结果表明当沟道长度为 10 nm时 ,源漏隧穿电流在关态电流中占 2 5 % ,在开态电流中占 5 % .随着沟道长度进一步减小 ,源漏隧穿比例进一步增大 .因此 ,模拟必须包括源漏隧穿 .     

双极场引晶体管:III.短沟道电化电流理论（双MOS栅纯基）

本文描述双极场引晶体管(BiFET)短沟道理论. 晶体管分成两个区域,源区和漏区. 每区在特定外加端电压下既可为电子或空穴发射区又可为电子或空穴收集区. 把两维无缺陷Shockley方程分离为两个以表面势为参变量的一维方程,并运用源区和漏区界面处电子电流和空穴电流连续性,得到在源区和漏区内解析方程. 典型BiFET包括薄纯基上两个等同金属氧化物硅（MOS）栅. 用图形提供实用硅基和氧化层厚度范围内,随直流电压变化,输出和转移电流和电导总量,电子沟道与空穴沟道分量,和两区电学长度.报道前没考虑沟道缩短的偏差。     

双极场引晶体管:Ⅳ.短沟道飘移扩散理论(双MOS栅纯基)

本文描述双极场引晶体管(BiFET)短沟道解析理论,用解析理论分别计算飘移扩散电流.上月文章用单项电化电流描述飘移扩散电流.正如那篇文章里,两维晶体管分成两个区域,源区和漏区.每区在特定外加端电压下既可为电子或空穴发射区又可为电子或空穴收集区.把两维无缺陷Shockley方程分离为两个以表面势为参变量的一维方程,并运用源区和漏区界面处电子电流和空穴电流连续性,得到在源区和漏区内解析方程.典型BiFET包括薄纯基上两个等同金属氧化物硅(MOS)栅.用图形提供实用硅基和氧化层厚度范围内,随直流电压变化,输出和转移电流和电导总量,电子沟道与空穴沟道飘移扩散分量,和两区电学长度.描述两区短沟道理论相对一区长沟道理论偏差.     

双极场引晶体管:IV.短沟道飘移扩散理论（双MOS栅纯基）

本文描述双极场引晶体管(BiFET)短沟道解析理论,用解析理论分别计算飘移扩散电流.上月文章用单项电化电流描述飘移扩散电流.正如那篇文章里,两维晶体管分成两个区域,源区和漏区.每区在特定外加端电压下既可为电子或空穴发射区又可为电子或空穴收集区.把两维无缺陷Shockley方程分离为两个以表面势为参变量的一维方程,并运用源区和漏区界面处电子电流和空穴电流连续性,得到在源区和漏区内解析方程.典型BiFET包括薄纯基上两个等同金属氧化物硅(MOS)栅.用图形提供实用硅基和氧化层厚度范围内,随直流电压变化,输出和转移电流和电导总量,电子沟道与空穴沟道飘移扩散分量,和两区电学长度.描述两区短沟道理论相对一区长沟道理论偏差.     

Ge/SiGe异质结构肖特基源漏MOSFET

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。     

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20～30 nm。最后,阐述了外延成分对器件电学性能的影响。     

不均匀沟道场效应晶体管

本文描述了通过采用各种纵向不均匀的电阻率分布,即沟道的近源端比漏端具有更高的掺杂浓度后,场效应晶体管工作特性的改进。不均匀沟道场效应晶体管(ICFET)表明:在截止频率、器件增益输出功率和增益-带宽乘积方面均有显著改进,这仅仅是由于在沟道的近源端比漏端掺杂浓度高,而不管实际的分布如何。分析了各种不均匀沟道场效应晶体管,并与均匀的场效应晶体管作了如下比较:线性的,高斯,余误差函数和指数。已经得到了这些情况的每一种解,源端和漏端之间的掺杂浓度变化为10与1和100与1之比。掺杂浓度改变为100与1之比的线性情况,产生了器件性能惊人的改进,即增益或功率增加了30.7倍,而增益带宽乘积为955倍。     

一种具有辅助耗尽效应的BiCMOS NJFET

基于BiCMOS工艺,提出了一种N沟道结型场效应晶体管(NJFET)。该NJFET通过在MOS管的栅极与漏极之间的N阱层上注入P型杂质,形成P型底部埋层(P-BOT)层。利用P-BOT层的辅助耗尽效应来避免NJFET过早横向击穿,达到提高NJFET源-漏击穿电压的目的。采用Sentaurus TCAD软件对该BiCMOS NJFET的击穿电压进行仿真。结果表明,该NJFET的击穿电压达104 V,在相同N阱掺杂浓度下,比传统NJFET提高了57.6%。     

MOS 场引晶体管双极理论和实验

提出场引晶体管双极理论.替代已55年久,1952 Shockley发明单极理论.解释近来双栅纳米硅MOS晶体管实验特性--两条电子和两条空穴表面沟道,同时并存.理算晶体管输出特性和转移特性,包括实用硅基及栅氧化层厚度.理算比较最近报道实验,利用硅FinFET,含(金属/硅)和(p/n)结,源和漏接触.实验支持双极理论.建议采用单管,实现CMOS倒相电路和SRAM存储电路.     

MOS场引晶体管双极理论和实验

提出场引晶体管双极理论.替代已55年久,1952 Shockley发明单极理论.解释近来双栅纳米硅MOS晶体管实验特性--两条电子和两条空穴表面沟道,同时并存.理算晶体管输出特性和转移特性,包括实用硅基及栅氧化层厚度.理算比较最近报道实验,利用硅FinFET,含(金属/硅)和(p/n)结,源和漏接触.实验支持双极理论.建议采用单管,实现CMOS倒相电路和SRAM存储电路.     

硅的局部氧化器件

说明硅的局部氧化技术可用于制造许多新的或改进了的器件结构。在双极集成电路中可以用氧化壁隔离来代替通常的隔离扩散,这有可能导致高的包装密度。另外,在双极晶体管的制备中这个方法能自对准,这使工艺过程简单了。在MOS集成电路中可以制作自对准的栅氧化区以及自对准的扩散沟道截断环。这样用比较简单的工艺可以实现P型沟道以及N型沟道MOS电路。通过氧化物-氮化物夹层结构的控制钻蚀(LOCOS-Ⅱ工艺)可更好的制作沟道截断环。     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.