高压BiCMOS工艺中耗尽型NJFET的设计与应用

摘 要：本文提出了一种新型的兼容高压BiCMOS工艺的耗尽型NJFET,并实际研制了一种四路12位数模转换器。研制的NJFET夹断电压-1.5V,击穿电压17V;带轻掺杂漏区的高压NMOS管开启电压1.0V,击穿电压35V;齐纳二极管的正向电压5.5V。使用该耗尽型NJFET及其兼容工艺研制的四路12位数模转换器的基准温度系数为±25ppm/℃,微分误差小于±0.3LSB,线性误差小于±0.5LSB,还可以广泛应用于其他高压数模/模数转换器的研制。     

一种改进型BiCMOS带隙基准源的仿真设计

依据带隙基准原理,设计了一种基于90 nm BiCMOS工艺的改进型带隙基准源电路.该电路设置运算跨导放大器以实现低压工作,用共源-共栅MOS管提高电路的电源抑制比,并加设了新颖的启动电路.HSPICE仿真结果表明,在低于1.1 V的电源电压下,所设计的电路能稳定地工作,输出稳定的基准电压约为610 mV;在电源电压V_(DD)为1.2 v、温度27℃、频率为10 kHz以下时,电源噪声抑制比约为-45 dB;当温度为-40～120℃时,电路的温度系数约为11 × 10~(-6)℃,因此该基准源具有低工作电压、高电源抑制比、低温度系数等性能优势.     

与绝对温度成正比BiCMOS集成温度传感器设计

利用工作在弱反型区MOS管饱和漏电流的指数特性,设计了一款与绝对温度成正比(PTAT) BiC-MOS集成温度传感器,主要电路由PTAT电流产生电路、启动电路和输出电路3部分组成,电路结构简单,体积小.测试结果表明,该温度传感器的精度小于0.5℃,线性度小于0.65％,灵敏度为2.5μA/℃,芯片面积为150 μm×75 μm,具有线性度及灵敏度高的优点,可广泛应于各类便携式电子产品中.     

7.5V高精度BiCMOS电压调整器的设计

提出一种应用于有源功率因数校正控制芯片的7.5 V高精度线性电压调整器的设计.由于采用了多种改进措施,包括片上微调电阻网络的应用,该调整器具有良好的电压调整特性和很高的温度稳定性.此外,调整器还集成了过流保护功能.该电路采用1.5μm BiCMOS工艺设计实现,面积为0.42 mm×0.63 mm.测试结果表明,在12 V供电电压下,当负载电流在0～20 mA范围内变化时,其负载调整率达23%/A.片上微调电阻的应用使其可获得很低的温度系数.     

BiCMOS三态输出门电路的设计、制备及应用

设计了几种BiCMOS三态输出门电路,提出了采用先进的0.5μm BiCMOS工艺,制备所设计的三态输出门的技术要点和器件参数,并分析了它们既具有双极型(Bipolar)门电路快速、大电流驱动能力,又具备CMOS逻辑门低压、低功耗和高集成度的特性,因而它们特别适用于高速缓冲数字信息系统和其它便携式数字设备中.     

一种8通道12位逐次逼近式A/D转换器的设计

设计实现了一个8通道12位逐次逼近式A/D转换器。A/D转换器内部集成了多路复用器和并行到串行转换寄存器、复合型D/A转换器,实现数字位的串行输出。整体电路采用HSPICE进行仿真,转换速率为133 ksps(千次采样每秒),转换时间为7.5μs。通过低功耗设计,工作电流降低为2.8 mA。芯片基于0.6μm BiCMOS工艺完成版图设计,版图面积为2.5 mm×2.2 mm。     

一种多通道、高精度A/D、D/A转换电路的设计与实现

本文介绍了一种用于主、被动雷达导引头信息处理系统的多通道、高精度A、D、D认转换电路。在分析电路需求的基础上，给出了电路的系统结构设计，详细说明了工作及控制过程。     

一种低温漂BiCMOS带隙基准电压源的设计

文章介绍了一种低温漂的BiCMOS带隙基准电压源.基于特许半导体(Chartered)0.35 μm BiCMOS工艺,采用Brokaw带隙基准电压源结构,通过一级温度补偿技术,设计得到了一种在-40℃到 85℃的温度变化范围内温度系数为15.2×10-6/℃,输出电压为2.5 V±0.002 V的带隙基准电压源电路.±20%的电源电压变化情况下,输出电压变化为2.2 mV,电源电压抑制比为60 dB.5 V电源电压下功耗为1.19 mW.具有良好的电源抑制能力.     

一种低压BiCMOS四象限模拟乘法器的设计

提出了一种结构简单的采用 Bi CMOS线性区跨导和输入预处理电路的低压 Bi CMOS四象限模拟乘法器 ,详细分析了电路的结构和设计原理。设计采用典型的 1.2 μm Bi CMOS工艺 ,并给出了电路的 SPICE模拟结果。模拟结果表明 ,当电源电压为± 3V时 ,功耗小于 2 .5m W,线性输入电压范围大约± 2 V。当输入电压范围限于± 1.6 V时 ,总谐波失真和非线性误差均小于0 .8% ,- 3d B带宽大于 110 MHz。     

一种单层多晶硅BiCMOS工艺研究

介绍了一种单层多晶硅ＣＭＯＳ工艺。该工艺采用Ｐ型衬底,Ｎ型Ｐ型双埋层,Ｎ型薄外延结构,掺杂多晶硅作为ＣＭＯＳ晶体管栅极和双极ＮＰＮ晶体管的发射极。ＣＭＯＳ晶体管采用源漏自对准结构,钛和铝双层金属作为元件互连线,ＰＥＣＶＤＳｉＮｘ介质作为钝化薄膜。     

一种BiCMOS光电耦合隔离放大器的设计

设计了一种BiCMOS光隔离放大器,给出了其中两个运算放大器的设计电路.设计过程中只在推拉式输出级配置两个双极型晶体管(BJT),而在电路的其余部分则设置CMOS器件.为了提高放大器的增益线性度和稳定性,光电耦合部分和各运放中都引入了负反馈,并采取了优选元器件参数和提速等措施.实验结果表明所设计光隔离放大器的±3 dB带宽比双极型光隔离放大器ISO100增加了约20 kHz,当电源电压为8.6 V时,时延-功耗积比ISO100降低了约17.7 pJ,增益线性度提高到5.5×10-5,因此特别适用于高速通信系统中.     

基于ZigBee的高压开关设备温度监测系统设计

根据电力系统中高压开关设备的特点,分析了现有温度监测技术存在的缺陷,提出了以ZigBee无线传感网络技术为基础的高压开关设备温度监测新方法.采用数字温度传感器DS18B20实现温度检测,以CC2530单片机为控制处理核心,控制温度数据的采集、处理与传输,实现自组网无线温度监测.文中介绍了系统的工作原理,给出了系统优化设计方案.实验表明,该系统能对高压开关设备在运行过程中易发热部位的温度进行实时监测,确保高压开关设备安全可靠运行.     

一种2.4G的低功耗BiCMOS预置数分频器

文章主要介绍了一个利用TSMC 0．25μm RF BiCMOS工艺实现的预置数分频器（Plmscaler）。其中，采用了特殊的D触发器和组合逻辑门结构，改进了预置数分频器结构。能够使分频器工作在低功耗、高速度之间有比较好的折衷。     

基于BiCMOS工艺的D类功率放大器设计

文章首先详细研究了D类音频放大器和相关的BiCMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0．6μm特征线宽、双层多晶、双层金属的多晶发射极BiCMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1．4W／Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2．1W／Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。     

BiCMOS结构中阱特性的研究

叙述了以双极型工艺为主体的ＢｉＣＭＯＳ结构中ｐ阱电阻比值非线性的特性及其与芯片合格率的关系。在ｐ阱下面采用埋层，抑制或消除了ＢｉＣＯＭＳ中；ｐ阱结构的寄生效应，从而提高了芯片合格率。     

高速BiCMOS运算跨导放大器的设计

基于全差分结构提出一种高速BiCMOS运算跨导放大器.该放大器采用两级放大结构实现,可用于8位250 Msps流水线结构模数转换器的采样/保持电路中.电路使用0.35μmBiCMOS工艺实现,由3.3 V单电源供电,经优化设计后,实现了2.1 GHz的单位增益带宽,直流开环增益61 dB,相位裕度50°,功耗16 mw,输出摆幅达到2 V;在2 pF的负载电容下,建立时间小于0.6 ns,转换速率1 200 V/μs.该放大器完全符合设计要求的性能指标.     

指数型温度补偿BiCMOS带隙基准电压源设计

利用双极型管电流增益的温度特性,采用UMC0.6μm BiCMOS工艺设计了一款指数型温度补偿BiCMOS带隙基准电压源。测试结果表明:温度在10°C～100°C之间变化,带隙基准电压随温度变化最大偏移为2.5mV;电源电压在2.5～5.0V之间变化,带隙基准电压随电源电压直流变化最大偏移为0.95mV。该带隙基准电压具有较高的温度稳定性和电压稳定性。     

BiCMOS电路可测性设计探讨

本文提出了ＢｉＣＭＯＳ电路的实用可测性设计方案，该方法与传统方法相比，可测性高，硬件花费小，仅需额外添加一个ＭＯＳ管和两个控制端，就可有效地用单个测试码测出ＢｉＣＭＯＳ电路的开路故障和短路故障，减少了测试生成时间，可广泛应用于集成电路设计中。     

BiCMOS直流开关型变换器集成模块的CAD设计

讨论了ＢｉＣＭＯＳ工艺和直流开关型变换器工作原理。对直流开关型变换器集成模块进行了ＣＡＤ设计，并给出ＳＰＩＣＥ仿真结果及分析。结果表明，所设计的直流开关型变换器集成模块输出电压稳定、纹波小、工作频率高、功耗低，且体积小。     

Design considerations of calibration DAC in self-calibrated SAR A/D converters

A capacitive calibration digital-to-analog converter (CDAC) is commonly used to reduce the mismatch-induced linearity errors for successive approximation register (SAR) analog-to-digital converters (ADC) employing capacitor arrays. There are complicated design considerations in determining the number of bits, the unit capacitor value and even the parasitic capacitors of the CDAC, as these factors affect or are determined by the achievable ADC resolution, the main DAC's capacitance, and the main DAC unit capacitance value, etc. This paper is the first to present a systematic analysis on these relationships. The analysis is validated by behavioral and circuit simulation results.