高频小功率硅双极晶体管不同管脚端对静电放电失效的机理

在人体模型静电放电（electrostatic discharge,ESD）的注入作用下,部分高频小功率硅双极晶体管对人体模型静电放电最敏感的管脚端对不再是普遍认为的发射极E-基极B间的EB反偏结,而是集电极C与基极B间的CB反偏结。为此,采用微观失效分析与计算机模拟仿真分析相结合的方法,详细讨论了不同管脚对引发典型高频小功率硅双极晶体管ESD失效的效应机理,并针对典型器件内部不同位置的损伤点逐个进行分析。最终得出：高频小功率硅双极晶体管的明显失效往往是由于热二次击穿造成的基极有源区与发射极之间的熔融穿通引起的,而ESD潜在性失效发生的主要原因则是其基极或发射极金属电极附近绝缘介质的场致击穿,从而影响高频小功率硅双极晶体管使用的可靠性。     

3DG81B在静电放电作用下损伤效应与机理分析

为研究高频低功率双极型晶体管在静电放电电磁脉冲下的损伤机理,分别采用静电放电试验法、软件仿真法以及微观失效分析法,对高频低功率双极型晶体管3DG81B进行静电放电试验,建立双极型晶体管的仿真模型,分别模拟静电放电电磁脉冲从EB结和CB结注入的整个过程,并通过微观分析来分析其失效机理。结果验证了高频低功率双极型晶体管对静电放电电磁脉冲的最敏感端对为CB结;同时还发现该类晶体管的损伤是由热二次击穿导致的热致损伤,最终导致晶体管局部区域发生融化而损坏,其损伤时的失效模式表现为电参数漂移、短路以及功能性失效。     

不同特征频率高频硅双极晶体管静电放电机器模型敏感特性

为了发掘不同特征频率的高频硅双极晶体管在静电放电(ESD)机器模型(MM)作用下敏感特性的相关规律,选取了12种典型的高频硅双极晶体管进行静电放电效应试验。试验结果表明:由于发射极E基极B之间的PN结(EB结)基区宽度比集电极C和基极B之间的PN结(CB结)窄,因而反偏注入MM ESD时,高频硅硅双极晶体管(BJT)的ESD最敏感端对是EB反偏结;当特征频率fT=600 MHz时,失效电压最大,并且随着fT的升高或降低,器件的失效电压逐渐减小;随着注入电压的升高,当fT≤600 MHz时,共发射极电流增益hFE突变至失效,当fT600MHz时,hFE渐变至失效。该研究结果对于分析高频硅BJT在ESD作用下的敏感特性具有指导意义。     

微波半导体晶体管静电放电损伤机理

为研究静电放电(ESD)电磁脉冲作用下微波半导体晶体管的最灵敏端对和损伤机理,采用ESD人体模型对目前广泛使用的高频低噪声微波半导体晶体管进行了ESD损伤实验。通过理论分析建立了微波半导体晶体管的ESD电热损伤模型,并通过实验验证了该模型的有效性。结果表明,该类器件对ESD最敏感的端对为集电结;ESD对该类器件的损伤模式主要为过热损伤模式,损伤机理为热二次击穿。当ESD电压较低时,PN结峰值温度超过铝硅共晶的熔融温度577℃,使器件参数退化并发生潜在性失效;当ESD电压较高时,ESD电流造成器件局部过热,PN结峰值温度超过硅的熔融温度1 415℃,使器件发生击穿烧毁。     

静电放电和方波EMP对微电子器件的效应

为了得到微波低噪声晶体管电磁脉冲的最灵敏端对和最敏感参数以及相关规律和器件的损伤/失效机理和模式,首先采用静电放电人体模型(HBM),针对两类硅晶体三极管(3DG218、3358)进行了静电放电敏感性相关实验,得到该类晶体管的ESD敏感端对是CB结;器件损伤时的灵敏参数是VBRCEO;又采用方波注入法对两晶体管进行实验比较了从CB结反向注入与从EB结反向注入的损伤电压值,发现该类器件的EMP最敏感端对是CB结而非以往人们认为的EB结。     

IGBT器件使用指南

在国际上80年代中后期出现的一种绝缘栅双极晶体管IGBT,它是微电子的先进工艺技术向电力电子领域渗透发展的产物,人们称之谓第三代电力电子器件(第一代为硅晶闸管,第二代为GTO可关断晶闸管、GTR-巨型晶体管),它具有功率MOSFET(包括VDMOS)器件和双极功率晶体管的一系列优点。现在新型的IGBT已克服了早期IGBT常见的锁定(Latch-up)问题,正在许多产品中取代双极功率晶体管。IGBT具有易于驱动、快速开关等优点,     

IGBT模块的研制

ＩＧＢＴ模块的研制ＤｅｖｅｌｏｐｍｅｎｔｏｆＩＧＢＴＭｏｄｕｌｅｓ￥／／北京电力电子新技术研究开发中心李福旺（北京１０００８８）１前言绝缘栅双极型晶体管（ＩＧＢＴ）是集功率ＭＯＳ和双极型晶体管优点于一身的电压控制型器件，具有输入阻抗高、驱动功率小、通...     

IGBT小电流开通失效研究及结构改进

对绝缘栅双极型晶体管(IGBT)在小电流开关测试失效进行了分析研究,对IGBT栅极和集电极的电压电流波形监测发现,IGBT在小电流开通时电压电流波形存在严重的振荡问题,电压幅值超过器件最大额定值,导致器件失效。分析了IGBT芯片电容和栅极电阻对小电流开通振荡的影响,通过对IGBT芯片结构进行改进,将小电流振荡抑制在安全值范围内,解决了IGBT小电流开通失效问题,改进后的IGBT器件性能参数和应用测试温升接近国外竞品。     

SiC-MOSFET在地铁牵引系统中的应用研究

随着材料科学的进步,碳化硅(SiC)-金属氧化物半导体场效应晶体管(MOSFET)已可以实现高压、高功率运行。相比于传统硅(Si)材料,SiC材料具备低开关损耗、低导通电阻、宽禁带及高热导率。使用SiC-MOSFET代替传统Si-绝缘栅双极型晶体管(IGBT)功率器件,可降低地铁牵引逆变器(INV-BOX)的体积、重量,实现更高的功率密度。通过对SiC-MOSFET模型的分析,着重解决SiC-MOSFET器件的高频驱动问题及在高功率运行过程中产生的电磁干扰问题,为下一步SiC-MOSFET的批量运用提供技术积累。     

一种三相逆变器损耗分析方法

针对目前应用广泛的三相逆变器的功率损耗,提出了一种基于系统仿真的逆变器损耗分析方法.利用器件厂家提供的损耗特性曲线,推导出相应的器件损耗参数,利用简化的损耗模型计算功率模块损耗.仿真和实验结果表明,方法简单有效,通用性好,对绝缘栅双极晶体管(IGBT)和功率场效应晶体管(MOSFET)及其他半导体功率器件均适用.     

ESD-induced oxide breakdown on self-protecting GG-nMOSFET in 0.1-/spl mu/m CMOS technology

Historically, the failure mode of the nMOS/lateral n-p-n (L/sub npn/) bipolar junction transistor (BJT) due to electrostatic discharge (ESD) is source-to-drain filamentation, as the temperature exceeds the melting temperature of silicon. However, as the gate-oxide thickness shrinks, the ESD failure changes over to oxide breakdown. In this paper, transmission line pulse (TLP) testing is combined with measurements of various leakage currents and numerical simulations of the electric field to examine the failure mode of an advanced 0.1-/spl mu/m CMOS technology, which is shown to be through gate-oxide breakdown. It is also shown by I/sub D/-V/sub G/ and I/sub G/-V/sub G/ measurements that the application of nondestructive ESD pulses causes gradual degradation of the oxide well before failure is reached, under the (leakage current) failure criteria used. Finally, the latent effects of stress-induced oxide degradation on the failure current I/sub f/ of the nMOS/L/sub npn/ are studied, and it is shown that as the device ages from an oxide perspective, its ESD protection capabilities decrease.     

Experimental determination of ESD latent phenomena in CMOSintegrated circuits

A series of measurements were performed on two types of commercially available and custom-made CMOS integrated circuits to investigate the latent mode of failure due to ESD. The current injection test method was used for both polarities of discharge. Test parameters studied included threshold failure, constant amplitude multiple stress, step stress, and the stress hardening effect. Statistical analysis of the results demonstrate the presence of latent failure in CMOS integrated circuits due to ESD. The work is used to further expand a charge injection model for latent failures     

ADF4350低相噪频率合成器在射频无线通信设备中的应用

现代射频和微波电子系统中要求频率源具有高频低相噪,且具有可靠性好、体积小、功耗低的特点。ADF4350频率合成器具有全集成、低相位噪声的优点,内置片上VCO（压控振荡器）与PLL（锁相环）,可以工作在极宽的连续频率范围内,广泛用于无线基础设备及测试设备,无线LAN,CATV和时钟发生器中。本文简要介绍了ADF4350的主要功能,详细给出了基于ADF4350用作直接变换调制器以及和ADuC812,ADSP-21xx的接口连接的设计方案。     

Sensitivity of proton implanted VCSELs to electrostatic dischargepulses

The sensitivity of vertical cavity surface-emitting lasers to electrostatic discharge (ESD) pulses has been investigated under human body model test conditions. Very similar degradation behavior has been found for vertical-cavity surface-emitting lasers (VCSELs) from two different manufacturers, both with proton-implantation for lateral current confinement. For all investigated devices we observed during forward bias stress that the optical degradation precedes the electrical degradation and the forward bias damage threshold pulse amplitudes were only slightly higher than the reverse bias values. At the initial stage of the VCSEL degradation, damage of the upper p-DBR mirror region has been observed without modification of the active layer. During the ESD tests we monitored the electrical and the optical parameters of the VCSELs and measured during forward bias stress additionally the optical emission transients. The optical transients during ESD pulsing enable a fast evaluation of the damage threshold and give also an indication of the time scale of the junction heating during ESD pulses     

Charge-based capacitance measurements (CBCM) on MOS devices

A new simple method of measuring capacitance-voltage characteristics of MOS devices is presented. Proceeding from the charge-based capacitance measurement technique suggested recently, a compact test structure with high resolution has been developed, which only requires measurement of do quantities. The method was tested on a 0.6-μm CMOS process with small and large area capacitors and compared to well-known high-frequency capacitance-voltage results. Beside using a reference structure, a second means of extracting parasitic effects is demonstrated for small structures. The test structure allows measurements in a wide frequency range with high accuracy and low noise contribution at small capacitance levels     

基于带宽自适应滤波的低频振荡Prony分析

针对传统Prony法在分析低频振荡时对噪声非常敏感的缺点,提出了一种基于带宽分析的余弦基神经网络滤波方法。首先,利用余弦基神经网络逼近低频振荡信号,通过对权值的分析,确定信号有效带宽;然后根据信号带宽进行带通滤波,再将输出信号导入Prony模块分析。其中,针对有效带宽范围的确定,提出了固定带宽与动态带宽的分析方法。分别在脉冲噪声、高频谐波噪声、随机白噪声背景下进行了算例分析,表明了该方法对舍噪低频振荡信号具有较好的滤波效果,有效地提高Prony算法的振荡主导模式识别精度。能满足电力系统低频振荡特征分析的需要。     

宽带电磁脉冲测试系统的分步辨识建模方法

系统辨识作为一种常用的"黑箱"系统建模方法,为评估测试系统在瞬态测量中的动态特性提供了重要依据。通过理论分析和仿真计算阐述了在全频带范围内建立宽带电磁脉冲(EMP)测试系统动态数学模型的局限性,在此基础上给出了一种连续域的分步辨识建模方法,可用于解决测试系统在全频带范围内的数学建模问题。仿真分析结果表明,分步辨识建模方法有效融合了测试系统的低频和高频动态校准数据,得到的一体化连续域辨识模型能反映测试系统从低频至高频全频带范围内的动态特性。实验测试结果也验证了此方法的可行性。     

Hot carrier degradation and ESD in submicrometer CMOS technologies:how do they interact?

In this paper, the phenomenon of channel hot carrier (CHC) induced degradation in transistors and its relation to ESD reliability is reviewed. The principles of CHC and the tradeoff with ESD during technology development from channel/drain engineering, including consideration for mixed voltage designs, are discussed. Also, latent damage due to ESD-induced effects on CHC is considered. Finally, it is shown how the generation of hot carriers can help in the optimization of the performance of advanced ESD protection concepts     

静电放电近区辐射电场的时域测试与实验分析

为研究静电放电近区辐射电场的时域测试技术及其时频域特征,利用2种不同的测试方法分别对接触式和空气式静电放电(ESD)产生的近区辐射电场进行了测试,并对实测结果进行了对比分析。结果表明,具有微分特性的测试系统对ESD辐射电场信号中的低频分量衰减严重,使得其实测波形中的频谱能量主要分布在较高频段,在时域上表现为单个或一系列尖脉冲形式,且其幅值与被测辐射场的幅值及其前沿上升/下降时间均有关,由此得到的分析结果无法真实反映被测辐射场的时频域特征;而自行研制的光纤传输式瞬态电场测试系统对ESD辐射电场中的大部分频率分量均具有自积分特性,利用该测试方法实测得到的ESD辐射电场时域波形能直接反映其时、频域特征,更适合用于ESD辐射电场的时域测试。