超薄氧化层的电击穿特性

本文在测试分析N 理层—隧道氧化层一多晶硅电容（N OP电容）、P衬底一隧道氧化层一多晶硅电容（POP电容）和EEPROM单元隧道氧化层电容（TOP电容）的I－V特性、I－t特性、V－t特性的基础上,对隧道氧化层的击穿特性进行了理论分析,并提出了提高隧道氧化层可靠性的具体措施。     

SOI横向二极管击穿特性分析

对硅片直接键合方法制作的 SOI横向二极管的击穿特性在不同条件下进行了测量 ,通过计算机模拟分析了击穿机理 ,从器件的几何尺寸和衬底偏置电压方面 ,提出了提高击穿电压的途径。     

雪崩击穿特性的高压硅二极管

叙述了具有雪崩击穿特性的高压二极管的设计及一次全扩散工艺概况以及实际应用的效果。     

肖特基二极管异常击穿特性曲线的研究

本文简述了肖特基二极管的原理,结构、性能特点,分析了生产中经常出现的异常击穿特性曲线,并提出了相应的改进措施.     

肖特基二极管异常击穿特性曲线的研究

本文简述了肖特基二极管的原理，结构，性能特点，分析了生产中经常出现的异常击穿特性曲线，并提出了相应的改进措施。     

CRT管颈击穿分析

ＣＲＴ的生产和使用中，因高压打火而造成管颈击穿，主要有三种类型，纵向炸裂，径向击穿和横向炸裂。本文分析了这三种管颈击穿的失效机理及其对策。     

LPCVD多晶硅形貌对氧化层击穿特性的影响

多晶硅表面对于电荷耦合器件(CCD)的制作非常重要。采用扫描电子显微镜(SEM)和电学分析技术研究了低压化学气相(LPCVD)法淀积的多晶硅形貌对击穿特性的影响。研究结果表明,减小多晶硅表面颗粒尺寸有助于改善多晶硅氧化层击穿特性。多晶硅氧化层击穿特性与多晶硅和绝缘层交界面的平滑度有关。多晶硅薄膜表面平整度变差,则多晶硅与氧化层之间的界面平滑性变差,多晶硅介质层击穿强度降低。     

含氟超薄栅氧化层的抗击穿特性研究

对含 F超薄栅氧化层的击穿特性进行了实验研究。实验结果表明 ,在栅介质中引入适量的 F可以明显地提高栅介质的抗击穿能力。分析研究表明 ,栅氧化层的击穿主要是由于正电荷的积累造成的 ,F的引入可以对 Si/Si O2 界面和 Si O2 中的 O3 ≡ Si·与 Si3 ≡ Si·等由工艺引入的氧化物陷阱和界面陷阱进行补偿 ,从而减少了初始固定正电荷和 Si/Si O2 界面态 ,提高了栅氧化层的质量。研究结果表明 ,器件的击穿电压与氧化层面积有一定的依赖关系 ,随着栅氧化层面积的减小 ,器件的击穿电压增大。     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

埋空隙PSOI结构的耐压分析

提出了一种埋空隙PSOI (APSOI) RESURF器件结构,此结构利用空隙相对低的介电系数,在器件纵向突破了传统SiO2埋层的耐压关系,提高了击穿电压;硅窗口的存在缓解了有源区的自热效应;不同衬底的场调制作用进一步优化了表面电场分布. 在相同击穿电压条件下,此结构较一般PSOI结构只需1/4厚度的埋层,当漂移区厚度和埋层厚度均为2μm时可获得600V以上的击穿电压.     

电真空器件管壳耐压特性分析

本文指出了电真空器件的高压放电和击穿类型,真空击穿和沿面闪络的物理机理、影响因素和预防措施.     

低压大通流氧化锌压敏陶瓷材料

提出了一种研制低压大通流压敏陶瓷材料的方法。根据已有的微观结构和导电机理的理论，着重研究了添加剂ＴｉＯ２对器件性能的影响，对得到的结果进行了分析和讨论。认为在六元配方基础上，加入适量的ＴｉＯ２和Ｈ３ＢＯ３并对器件进行热处理，可得到质量较好的产品     

高压VDMOSFET击穿电压优化设计

通过理论计算,优化了外延层厚度和掺杂浓度,对影响击穿电压的相关结构参数进行设计,探讨了VDMOSFET的终端结构。讨论了场限环和结终端扩展技术,提出了终端多区设计思路,提高了新型结构VDMOSFET的漏源击穿电压。设计了800V、6A功率VDMOSFET,同场限环技术相比,优化的结终端扩展技术,节省芯片面积10.6%,而不增加工艺流程,漏源击穿电压高达882V,提高了3%,由于芯片面积的缩小,平均芯片中测合格率提高5%,达到了预期目的,具有很好的经济价值。     

新型低击穿电压He—Ne激光器

本文介绍了新型低击穿电压He-Ne激光器的基本工作原理与特性。我们研制的250mm新型He-Ne激光器,与普通型He-Ne激光器相比,其击穿电压可下降1/3左右,激光管工作时管压降下降300～500V,而激光功率却有所增高。     

薄栅氮化物的击穿特性

研究了含 N MOS薄栅介质膜的击穿电场和电荷击穿特性。结果表明 :MOS栅介质中引入一定的 N后 ,能提高介质的电荷击穿强度 ,电荷击穿强度受 N2 O退火温度的制约 ;N对薄栅介质的击穿电场强度影响甚微 ,击穿电场受栅偏压极性的制约。用一定模型解释了实验结果     

700V nLDMOS击穿电压参数设计

为了不增加器件成本,方便和低压器件集成到一起时实现自主隔离,因而迫切需要解决既能兼容普通半导体材料工艺又能达到相应技术性能要求的器件设计。为此设计了一种采用NWELL而非N-外延层作为nLDMOS的漂移区,在漏源极两端都加上了场极板的nLDMOS结构。而漂移区的结构及场极板设计是控制源漏击穿电压的关键。我们利用半导体工艺模拟软件Athena和Atlas着重对NWELL漂移区的长度、注入剂量、结深与器件的耐压关系以及场极板的长度与器件的耐压关系进行了模拟仿真。最后利用迭代法对这些参数进行了优化,得到了700V nLDMOS击穿电压的次优解。通过在CMOS工艺线上流片验证,得出此器件的耐压能达700V,与模拟仿真一致。     

薄型双漂移区高压器件新结构的耐压分析

提出与CMOS工艺兼容的薄型双漂移区(TD)高压器件新结构.通过表面注入掺杂浓度较高的N-薄层,形成不同电阻率的双漂移区结构,改变漂移区电流线分布,降低导通电阻;沟道区下方采用P离子注入埋层来减小沟道区等位线曲率,在表面引入新的电场峰,改善横向表面电场分布,提高器件击穿电压.结果表明:TD LDMOS较常规结构击穿电压提高16%,导通电阻下降31%.