数字视频广播系统中交织器与解交织器的FPGA实现

本文首先介绍了交织解交织的基本原理，并针对数字视频广播系统提出了优化方案，着重分析了其工作原理及各组成模块的具体设计，采用Vetilog HDL编写程序，最后用FPGA加以实现。     

地面数字视频广播中内交织器与解内交织器设计

本文介绍了交织解交织的基本原理,针对地面数字视频广播系统中内交织解内交织的要求,提出了经过优化的硬件实现方案,着重分析了比特交织和符号交织及其解交织各组成模块的具体设计,采用VerilogHDL编写程序,最后用FPGA加以实现。     

DTMB系统中解卷积交织的设计和实现

提出一种利用同步SDRAM实现高速数据读写移位寄存器的方法,可有效缩短解交织中SDRAM的操作周期.实验结果表明,该方法设计的解交织器结构合理,可有效节省逻辑资源.     

基于卷积面向分组Turbo码的交织器研究

交织器是影响Ｔｕｒｂｏ码性能的重要因素．本文提出一种适用于基于卷积面向分组Ｔｕｒｂｏ码的交织器构造方法,并由此给出一种简单实用的交织方案,模拟实验表明该交织方案性能良好．     

基于DVB-C的卷积解交织器的设计与实现

本文设计了一种基于DVB-C的卷积解交织器,利用两个静态随机存取存储器(SRAM)来实现.用一SRAM来存储解交织的数据,读写共用一个地址,由基地址和偏移地址组成.同时,用另一SRAM来存储偏移地址.结果表明,卷积解交织器能实现功能,而且减小了电路复杂度,缩小了面积.     

一种新的Turbo码交织器的设计

本文分析了交织器在Turbo码中的重要作用,提出了一种新交织器的设计方法,即隔行螺旋交织器.该交织器在螺旋交织器上做了简单的改进,易于实现.计算机仿真结果表明,该交织器可以获得的良好的误比特率性能.     

用块RAM实现卷积交织解交织

本文详细介绍了用块RAM来实现卷积交织－解交织的原理和设计，以J．83标准中的卷积交织器例进行了说明，在此基础上找到了用块RAM实现卷积交织－解交织器的一般规律。     

双里德-索罗门码信号处理器的交织、反交织理论及电路设计

利用微和硬件结合的方法，设计了新颖的里德－索罗门信号处理器交织，反交织电路。实验证明当磁迹丢失数据达４０％时，仍能利用插恢复数据。该电路具有可集，电路简捷及可进行实时交织，反交织运算等优点。     

DVB-C解交织器的FPGA实现

本文分析了卷积交织和解交织的基本原理,然后采用Altera的FPGA器件,用RAM分区循环移位法来实现解交织器。无论从理论上,还是从计算机仿真和综合结果上来分析,都可以看出用这种方法来实现DVB-C解交织器能有效地节省硬件资源。     

卷积交织器和解交织器的VHDL设计和FPGA实现

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理，并在此基础上提出了一种VHDL设计和FPGA实现方案，给出了具体的实现方法，该方法具有实现简单和占用资源少的优点。     

卷积交织参数的盲估计

通信系统中的交织技术在抗信道衰落引起的突发错误方面发挥着重要作用,能大大提高信息传输的可靠性.其中卷积交织由于能减少时延和存储量,得到了广泛应用.本文在非合作环境中针对信道编码中常用的卷积交织技术,提出了一种对交织参数进行盲估计的方法.所提方法通过构造去交织器,将截取数据流的起始位置信息转换成交织延时偏差,利用伽罗华域...     

实现卷积交织的几种实用方法

卷积交织在数字通信系统中得到了广泛的应用,本文将分析卷积交织原理,然后提出几种实用的实现方法,并对其性能进行了分析对比。     

多用户数传下RS+CC级联码应用

星载交换系统通常采用时分多址(TDMA,Time Division Multiple Acess)或频分多址(FDMA,Frequency Division Multiple Acess)传输体制,与之相对应的RS+CC级联码通常采用多路并行编译码的方法或使用具有多通道译码功能的卷积译码器,这两种方法实现简单,但随用户数的增大,硬件规模、存储空间资源需求将变得十分庞大,以致于难以在星载交换系统上实现。提出了一种通过帧结构设计,采用单个高速编译码器处理多路低速数据流的方法可以解决上述问题。通过对比分析,该文所提出的方案硬件资源占用最少、存储空间需求适中、实现简单,且传输效率几乎没有损失,适用于星载交换系统。     

基于卷积交织的SDRAM控制器的设计

针对SDRAM复杂的控制逻辑,使用简化的状态机模型实现了卷积交织的SDRAM控制器设计,本设计比通用SDRAM控制器使用更少的逻辑资源,最高运行时钟频率超过120 MHz,在ADTB-T发射机和接收机中运行良好.     

卷积码Viterbi译码器的FPGA的设计与实现

给出了一种基于FPGA的切实可行的卷积码Viterbi译码器的实现方案。该方案只需要很少的硬件资源,速度较快。可以很方便地和Turbo译码器结合在单片的FPGA上,并应用于3GPPWCDMA移动通信系统中。     

卷积码Viterbi译码算法的FPGA实现

探讨了卷积码Viterbi译码的FPGA实现问题。在Viterbi译码算法中，提出了减少路径量度的位数和流水线回索法的幸存路径等方法，能有效地减少存储量、降低功耗、提高速度，使得K=7的Viterbi译码算法可在以单片FPGA为主的器件上实现。     

基于组合交织器的高码率RA码的设计

针对一般交织器结构的重复累积(RA)码的奇偶校验矩阵中出现的短环问题,提出将一种组合技术应用于RA码的交织器结构,设计一种新型的组合交织器,使得产生的RA码具有高码率且无4环。仿真结果显示,在码长较长和高码率的情况下,组合交织的RA码译码性能优于传统交织器。     

GSM/GPRS系统中卷积码的应用研究

介绍了GSM/GPRS系统中卷积码的应用,详细分析了编码效率、约束长度和交织深度对系统误码率的影响,提出了一种可以在工程中应用的数据传输方案,并以前面的分析结论为依据,对方案进行了初步的研究。